Curso: PSI3452 - Projeto de Circuitos Integrados Digitais e Analógicos (2023) | e-Disciplinas
- General
Sobre a disciplina:
Propiciar aos alunos capacidade e habilidades na análise e resolução de problemas de projeto de circuitos digitais e analógicos baseados em fundamentos de projeto de circuitos integrados totalmente personalizados (full custom).
Aulas: 5a feira das 9h20 às 12h50 na GD-04
Follow this link to join my WhatsApp group: https://chat.whatsapp.com/E4vOyi4hvodGDlNovEGR0N
Alunos no exterior: acessar o link: Meet - jdq-ioyg-txt (google.com)
Estudos para a Prova teórica em 07/112
- Semana 1 (10/08)Aula 1
Introdução- Apresentação Inicial, Máscaras, Leiaute
- Material - livro Weste: 1.5, 3.1 a 3.3
Maior foundry do mundo
Exemplo de Broker de foundries
Arquivos ENG-182_rev5.pdf e ENG-183_rev6.pdf.
- Semana 2 (17/08)Aula 2
- Atividade Prática - LAB 1: IC Station: Um Editor de Leiaute (Ler a apostila de teoria antes da aula)
- Atividade Prática- LAB 2-A: Transistor NMOS- Desenho de Leiaute e Extração de Circuito Elétrico
- Semana 3 (23/08)Aula 3
- Interconexões: Resistências e Capacitâncias
- Material - livro Weste: 4.5.1, 4.5.2
- Transistor MOS: Características Básicas
- Material - livro Sedra: 4.1, 4.2, 4.8.1 e 4.12
- Atividade Prática- LAB 2-B
- Transistor NMOS- Extração de Circuito Elétrico e Simulação
Assitam ao video pré-aula. Haverá exercício a respeito.
Este vídeo é a gravação da parte da aula referente a Interconexões e seus modelos para simulação elétrica em projeto de CIs. Inclui a discussão sobre modelagem de trilhas de metal ou silício-poli como capacitâncias e resistências parasitárias. (usar login USP)
_________________________________
Material de apoio:
Este vídeo trata da revisão da modelagem elétrica dos transistores MOS, canal n e canal p. Revisita as equações de corrente em função das tensões VDS e VGS. Recapitula o capítulo 4 do livro-texto do Sedra et. al., quinta edição. (usar login da USP).
- Interconexões: Resistências e Capacitâncias
- Semana 4 (31/08)Aula 4
Inversor CMOS: Características Estáticas e Dinâmicas (revisão)
Material - livro Sedra: 4.10 e 10.2
- Preparação para Aula 7 - assistir previamente
- Este vídeo objetiva uma pequena revisão da caracterização elétrica (estática e dinâmica) dos inversores CMOS. Recapitula o capítulo 4 e 10 do livro-texto do Sedra et. al., quinta edição.
O(A) aluno(a) deverá preencher o formulário de respostas (copiar o arquivo *.pdf fornecido), enquanto realiza a sessão de lab. Ao final da aula, ele(a) deverá fazer o upload dos arquivos:
- formulário *.pdf preenchido (confira antes com o leitor de pdf que os campos preenchíveis estão corretos)- arquivo contendo imagens (*.jpg, *.pdf, etc.)
- arquivo de planilha (*.ods ou *.xls)
Esta atividade gerará resultados a serem utilizados no próximo Lab.
Observação 1: Para o inversor, os valores do lab 2 para Wn e Ln (em l) devem ser utilizados.
Observação 2: Para parâmetros do transistor p, use os valores do arquivo tsmc_035.mod.
Gravar em *.pdf e subir no Moodle
- Semana 6 (14/09)14/09 Aula 5
- Atividade Prática: Lab 3-A
- Leiaute e Extração do Inversor CMOS
O(A) aluno(a) deverá fazer uma cópia do formulário de respostas e completá-lo enquanto realiza a sessão de lab. Ao final da aula, ele(a) deverá fazer o upload dos arquivos:
- formulário *.pdf preenchido (confira antes de subi-lo, com o leitor de pdf, que os campos preenchíveis estão corretos)
- arquivo contendo a imagem do leiaute
- arquivos do circuito extraído editados (odt, doc, pdf)
- Semana 6 (21/09)21/09 Aula 6
- Atividade Prática: Lab 3-B: Ler a parte teórica da apostila antes da aula
- Semana 6 (21/09)28/09 Aula 7 - Atividade Prática: Lab 3-B
- O(A) aluno(a) deverá preencher o formulário de respostas (copiar o arquivo *.pdf fornecido), enquanto realiza a sessão de lab e deverá fazer o upload dos arquivos: - formulário *.pdf preenchido (confira antes de subi-lo, com o leitor de pdf, que os campos preenchíveis estão corretos) - arquivo contendo imagens de curvas de simulação (tiff, jpg, pdf, ou odt) - arquivos do circuito extraído (odt, pdf, txt)
- Semana 8 (19/10)
19/10 Aula 8 - Lab 4
Transistor MOS: Efeitos IxV Não-Ideais- Material - livro Weste: 2.4.1, 2.4.5
- Material - livro Sedra: seção 4.12
Vídeo-aula sobre sobre dimensionamento de transistores para ajuste de tempo de propagação em blocos lógicos projetados no estilo CMOS complementar. A resistência equivalente dos transistores de um bloco corresponde ao parâmetro R do fator RC do tempo de atraso.
O(A) aluno(a) deverá preencher o formulário de respostas (copiar o arquivo *.pdf fornecido), enquanto realiza a sessão de lab. Ao final da aula, ele(a) deverá fazer o upload dos arquivos: - formulário *.pdf preenchido (confira antes de subi-lo, com o leitor de pdf, que os campos preenchíveis estão corretos)
- Aula 09 (09/11)
09/11 Aula 09
- Atividade Prática: Lab 5- Projeto Eletrônico e Leiaute de um Amplificador Analógico
Não apague o número USP dos colegas, a planilha é compartilhada!
O(A) aluno(a) deverá preencher o formulário de respostas (copiar o arquivo *.pdf fornecido), enquanto realiza a sessão de lab. Ao final da aula, ele(a) deverá fazer o upload dos arquivos: - formulário *.pdf preenchido (confira antes de subi-lo, com o leitor de pdf, que os campos preenchíveis estão corretos) - arquivo contendo imagens de curvas de simulação (tiff, jpg, pdf, ou odt) - arquivos do circuito editado e extraído (odt, pdf, txt)
- Aula 10 (16/11)16/11 Aula 10
Projeto: Conversor Digital-analógico (DAC)
Lab 6- Aula com Início de Projeto (Parte 1): Dimensionamento dos componentes do projeto - via simulação
- Aula 11 (23/11)23/11 Aula 11
Demonstração de simulação:- arquivo(s) *.sp. utilizados para a simulação (marquem em cores os componentes R/2R e as dimensões minimizadas dos transistores);
- curva(s) indicando que as condições esperadas foram alcançadas;
Aula de Projeto (Parte 2): Construção e verificação dos blocos específicosO(a) aluno(a) deverá fazer o upload dos arquivos solicitados no Guia correspondente (uma entrega por dupla):
1) Formulário preenchido
2) Arquivos de simulação
3) Imagens de curvas
- Aula 12 30/11Aula 12 - 30/11
- Parte Final: Projeto e Simulação do DAC