Indice degli argomenti
-
-
Neste espaço, serão adicionadas continuamente algumas dúvidas respondidas que talvez sejam dúvidas comuns entre vcs.
-
Turma 3af 14:20 hs às 16:00hs meet.google.com/gkp-qrcy-qsh
Turma 3af 16:20 hs às 18:00hs meet.google.com/ufh-zuyi-shy
Turma 5af 14:20 hs às 16:00hs meet.google.com/qjq-nxfq-jxo
Turma 5af 16:20 hs às 18:00hs meet.google.com/krz-ithy-zwg
-
Normas do curso;
Assuntos Abordados;
Critério de Avaliação.
-
Apresenta informações sobre os circuitos integrados utilizados nas montagens de sistemas lógicos como:
Encapsulamentos, famílias, nomenclatura, características elétricas.
-
Apresenta o histórico da evolução de dispositivos programáveis e a descrição dos dispositivos:
PLA (Programmable Logic Array ),
PAL (Programmable Array Logic ),
CPLD's (Complex Programmable Logic Devices )
FPGA (Field Programmable Gate Array )
-
Manual Quartus II :
mostra os passos para criar um projeto utilizando o esquemático na ferramenta Quartus II 12.0sp2 Web Edition (32-Bit)
-
Identificação do Circuito Integrado (CI);
Familiarização com as informações contidas nas especificações do fabricante de CIs;
Levantamento da tabela verdade da porta;
Correspondência da tensão em volts com o nível lógico de cada família;
Reconhecimento do nível referente a porta flutuante.
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
- cuidados a serem tomados ao ligar um circuito a outro de mesma família (ex: TTL) e de famílias diferentes (ex: TTL e CMOS)
- Medir experimentalmente o fan-out do CI
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº2_nome do aluno
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
Verificar funcionamento e características para aplicação de diferentes configurações elétricas de portas de circuitos digitais como: coletor aberto, tri-state e Schimit Trigger.
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
- Montagem de circuito combinacional
- Verificar o funcionamento de circuito aritmético, somador completo de 4 bits.
- Aprender a ligar decodificador a display de 7 segmentos
- Aplicação de circuito coletor aberto.
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº1_nome do aluno
-
- Verificar o funcionamento de circuitos que utilizam Flip-flop como contadores :
- Analisar as saídas dos contadores como divisores de frequência
- Identificar as diversas configurações dos Flip-flops nos circuitos comerciais.
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº2_nome do aluno
-
ATENÇÃO: clicar no botão ENVIAR DEFINITIVO (arquivo em pdf)
nome do arquivo deve ser Relatórionº2_nome do aluno
-
PRÁTICA Nº6 - “Dispositivos de Lógica Programável de Complexo (CPLD- “Complex Programable Logic Devices”)- Circuitos Combinacionais”
- Familiarização com a ferramenta de software Quartus II da Altera;
- Síntese de uma Unidade Lógica Aritmética;
- Projeto e síntese de circuitos combinacionais em dispositivo HCPLD (High Complex programmable logic device), utilizando o esquemático do Quartus II.
-
PRÁTICA Nº7 - “Dispositivos de Lógica Programável de Complexo (CPLD- “Complex Programable Logic Devices”)- Circuitos Sequenciais: Aplicação de contadores”
- Projeto e síntese de circuitos sequenciais em dispositivo FPGA utilizando o esquemático do Quartus II;
- Aplicação de contadores e decodificadores.
-
PRÁTICA Nº08 “Dispositivos de Lógica Programável de Complexo (CPLD- “Complex Programable Logic Devices”)- Acionamento de LEDS de uma matriz”
- Projeto e síntese de circuitos sequenciais em dispositivo FPGA utilizando o esquemático do Quartus II;
- Aplicação de contadores e decodificadores no controle do acendimento de LEDs de uma matriz
- Verificação da coluna e linha da matriz em displays
-
PRÁTICA Nº 9-" FPGA- “Field Programmable Gate Array”)- Aplicação de memória ROM na composição de imagem em uma matriz de LEDs”
- Projeto e síntese de circuitos sequenciais em dispositivo FPGA utilizando o esquemático do Quartus II;
- Aplicação de memória ROM para apresentação de imagem em uma matriz de LEDs 8x5.
-
Aplicação de contadores, registrador de deslocamento, divisores, multiplexadores e decodificadores;
Implementação do Projeto principal utilizando projeto de hierarquias mais baixas (junção de vários projetos)
OBSERVAÇÃO: O projeto vale 10,0 para quem entregar até dia 20/11.
dia 23/11 vou enviar dicas sobre o circuito e então prolongar o prazo de entrega e passa a valer 8,0.
-
DICAS: para o circuito de acendimento da matriz de LEDS utilizar o projeto lpm_shiftreg na configuração cíclica . Esse projeto corresponde a um registrador de deslocamento. Verifiquem seu funcionamento simulando separadamente esse projeto. para compreender seu funcionamento, e só então utilizem no projeto cronômentro. Para a implementação do circuito para zerar e parar o cronômetro, respectivamente, são criandas as entradas aclr e clk_en nos projetos lpm_counter que geram a contagem até 59. Aclr é um clear assíncrono, ou seja, zera as saídas do contador independente do clock, e a entrada clk_en hanitila qunado em 1 a entrada de clock nos contadores. Estas entradas são criadas nos parâmetros do projeto, alterando o status da PORT para used.
-