Ir para o conteúdo principal
Painel lateral
Disciplinas »
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
AACCs/FFLCH
Pró-Reitoria de Pós-Graduação
Outros
Suporte »
Acesso
Perfis
Ouvintes
Docentes
Criação de Disciplinas da USP
Documentação
HelpDesk e Contato
Guia de uso
Sobre
Português - Brasil (pt_br)
Deutsch (de)
English (en)
Español - Internacional (es)
Français (fr)
Italiano (it)
Português - Brasil (pt_br)
Buscar
Fechar
Buscar
Alternar entrada de pesquisa
Acessar
PCS3115 - Sistemas Digitais I (2020S1)
Início
Ambientes
2020
EP
PCS
SD-1 2020S1
Referências
EDA Playground
EDA Playground
Clique em
EDA Playground
para abrir o recurso.
◄ Free Range VHDL
Seguir para...
Seguir para...
Avisos
Fórum de Dúvidas sobre Sistemas Digitais
Instruções e Programação das Aulas (v13)
Wakerly - Digital Design Principles and Practices
Free Range VHDL
GHDL - Simulador para VHDL
Digital Logic Pocket Book
Projeto 1 VHDL (Resto da Divisão) - Enunciado
Projeto 1 - Resto da Divisão (Prazo 8 de julho, quarta-feira, 23:59)
Projeto 2 VHDL (Log2) - Enunciado
Projeto 2 - log2 (Prazo 15 de julho, quarta-feira, 23:59)
Projeto 3 VHDL (Controle Turbo) - Enunciado
Projeto 3 - Turbo (Prazo 29 de julho, quarta-feira, 23:59)
Projeto 4 VHDL (Little Sort) - Enunciado
Projeto 4 VHDL (LittleSort) - littlesort_fd_fornecido.vhd
Projeto 4 VHDL (LittleSort) - littlesort_testbench_uc_sd_ram_fornecido.zip
Projeto 4 - LittleSort (Prazo 29 de julho, quarta-feira, 23:59)
Lista de Exercícios (v1)
Will YouTube Ever Run Out Of Video IDs?
Base 65536
How “Gangnam Style” broke YouTube’s counter
PSY - GANGNAM STYLE(강남스타일) M/V
How Did the Romans Calculate?
SLIDES - Sistemas de Numeração
SLIDES - Intro
Lista de Exercícios (v1)
SLIDES - Representação de Números Negativos
SLIDES - Representação de Números Negativos (Prof. Glauber)
(Bônus) Códigos
Lista de Exercícios (v1)
SLIDES - CMOS
Slides CMOS (versão Turma 1)
SLIDES - Álgebra Booleana
Lista de Exercícios
SLIDES - Análise de Circuitos Combinatórios
Lista de Exercícios
SLIDES - VHDL
Encontro virtual sobre a aula 6
Material suplementar para a aula online (23/3 15:00)
SLIDES - Síntese de Circuitos Combinatórios (1 de 2)
Encontro virtual da Aula 7
SLIDES - Síntese de Circuitos Combinatórios (2 de 2)
Exercícios de minimização com "don't care" (pré-aula)
Encontro virtual da Aula 8
Slides - (De)codificadores e (De)multiplexadores
Video-Aula : Codificadores e Multiplexadores (Parte I)
Video-Aula : Codificadores e Multiplexadores (Parte II)
Encontro Online da Aula 9
SLIDES - Detecção de erros e paridade
SLIDES - Correção de erros e Hamming
Videoaula - Detecção de erros e paridade
Videoaula - Correção de erros e Código de Hamming
Gravação de Encontro online (Google Meets) - Paridade e Detecção de Erros
Encontro online (Google Meets) - Chat
Gravação de Encontro online (Google Meets) - Correção de erros e Código de Hamming
SLIDES-Comparadores e circuitos iterativos
SLIDES-ComparadorDeMagnitude-EAD-Parte-I
Video-Aula-ComparadorDeMagnitue-Parte-I
Video-Aula-Comparadores-CircuitosIterativos-Parte-II
Video-Aula-Comparadores-VHDL-Parte-III
Encontro online (Google Meets) – Comparadores e Circuitos Iterativos
SLIDES-Somadores e subtratores
SLIDES-SomadorCompleto-SC-EAD-Parte1
Video-Aula-SomadorCompleto-SC-Parte-I
SLIDES-SCs-ExpressoesAlgebricas-EAD-Parte2
Video-Aula-SCs-ExpressoesAlgebricas-Parte-II
SLIDES-RippleAdders-EAD-Parte3
Video-Aula-RippleAdders-Parte-III
SLIDES-CarryLookAhead-EAD-Parte4
Video-Aula-CarryLookAhead-Parte-IV
Video-Aula 14 Somadores e Subtratores - 27/04/2020
Instalação do GHDL
Exercícios de projetos de circuitos combinatórios em VHDL (v2)
Instalação do GHDL - Arquivos Auxiliares
Anexo - Arquivos VHDL dos testbenches (v2) da aula 15
Anexo - Arquivos VHDL dos circuitos (v1) da aula 15
Aula 15 online - 29/04/2020 (Projeto de circuitos digitais com VHDL)
Vídeo-aula sobre Latches e Flip-Flops (Parte 1 de 2)
Vídeo-aula sobre Latches e Flip-Flops (Parte 2 de 2)
Gravação da Aula 16 online - 04/05/2020
Exercícios sobre Latches e Flip-Flops
SLIDES - Latches e Flip-Flops
SLIDES - Análise de Circuitos Sequenciais Síncronos
Exercícios sobre Análise de Circuitos Sequenciais Síncronos
Vídeo-aula sobre Análise de Circuitos Sequenciais Síncronos
Gravação da Aula 17 online - 06/05/2020
Slides da videoaula sobre Síntese de Circuitos Sequencias (Parte 1)
Videoaula sobre Síntese de Circuitos Sequenciais (Parte 1)
Gravação da Aula 18 online - 11/05/2020
Slides da videoaula sobre Síntese de Circuitos Sequenciais (Parte 2)
Anexo - arquivos dos circuitos e testbenches em VHDL da aula 19
Videoaula sobre Síntese de Circuitos Sequenciais (Parte 2)
Gravação da Aula 19 online - 13/05/2020
Enunciados dos exercícios da aula 20
Slides da aula 20
Descrição VHDL do multiplicador
Gravação da Aula 20 online - 20/05/2020
Enunciado dos exercícios da Aula 21
Slides da Aula 21
Descrições VHDL dos circuitos
Gravação da Aula 21
SLIDES-Aula22-RegistradoresDePropositoGeral-Parte-I
Vídeo-Aula Parte-I Registradores de Propósito Geral
SLIDES-Aula22-ContadoresAssincronos-Parte-II
Vídeo-Aula Parte-II Contadores Assíncronos
SLIDES-Aula22-ContadoresSincronos-Parte-III-2020S1
Vídeo-Aula Parte-III Contadores Síncronos
pcs3115-Aula22-ContadoresSincronos-Exercicios-Parte -IV-2020S1
SLIDES-Aula22-Registradores + Contadores-2020-Atualizacao
Video-Aula22-ContadoresSincronos-Exercicios-Parte -IV
Gravação da Aula 22 on-line
SLIDES-Aula23-Registradores + Contadores-2020
SLIDES-Aula23-DeslocadoresEmAnel-AnelTorcido-Parte-I-2020S1
Video-Aula23-DeslocadoresEmAnel-AnelTorcido-Parte-I
SLIDES-Aula23-Parte-II-LinearFeedbackShiftRegisters-LFSRs-2020S1
Vídeo-Aula23 LinearFeedbackShiftRegisters-LSFRs Parte 2
PCS3115-VideoAula 23-On-line-10-06-Q-Registradores Deslocadores.
(Videoaula 1) Memórias: Tipos
(Videoaula 2) Memórias: Capacidade e Arquitetura
(Videoaula 3) Dispositivos de Lógica Programável: Memórias e FPGAs
Slides da videoaula (inclui exercícios resolvidos)
Gravação - Google Meet
Vídeo-aula (1 de 2) - Diagramas ASM
Vídeo-aula (2 de 2) - Projeto de Sistemas Digitais
Slides (1 de 2) - Diagramas ASM
Slides (2 de 2) - Projetos de Sistemas Digitais
Multiplicador em VHDL
Gravação da Aula ao Vivo
VHDL - Conversão entre tipos de dados
Projeto VHDL - Enunciado (submissão para juiz)
Entitdade VHDL: para completar
Gravação Google Meet (22-Jun-2020)
Encontro síncrono - 22-Jun-2020 (Slides com dicas do projeto)
Projeto VHDL - Enunciado (submissão para juiz)
Entidade VHDL: para completar
Encontro síncrono - 24-Jun-2020 (Slides com dicas do projeto)
Gravação Google Meet
Projeto4 - Little Sort - Enunciado
Projeto4 - Little Sort - Aula28 on-line - 08/07 - 13:10 horas
Aula28 on-line - Projeto4 - Little Sort
SLIDES-Aula28-ProjetoLittleSort-2020S1-v.1.7
GHDL - Simulador para VHDL ►