Indice degli argomenti
-
SSC0112 - Organização de Computadores Digitais I - Turma B
Seg 10:10h sala 4-005 e Qui 14:20h sala 4-003
Prof Paulo Sérgio Lopes de Souza
GSDPC/SSC/ICMC/USP
Sala 4-136
pssouza@icmc.usp.br
Alunos PAE
Gesiel Rios (gesielrios@usp.br)
Davi Conte (daviconte@usp.br)
Aulas Extra:
16/05 - Aud. Fávaro (4-111) - 19:00h e 21:00h
Estas aulas terão o mesmo conteúdo e são para as duas turmas.
Conteúdo: programação paralela usando C e o padrão POSIX para threads.
17/05 - Aud. Fávaro (4-111) - 19:00h (Turmas A e B)
Estas aulas são para as duas turmas.
Conteúdo: programação paralela usando C e o padrão POSIX para threads.
24/05 - Sl 4-005 - 19:00h (Turmas A e B)
Estas aulas são para as duas turmas.
Conteúdo: Continuação Arquitetura ARM.
RECUPERAÇÃO: 24/07/2018, 10:00H-12:00H, sala 3-009. -
-
Este arquivo contem uma descrição da disciplina, incluindo: sistema de avaliação, datas de provas, data da prova de recuperação, data de entrega dos trabalhos e bibliografia usada na disciplina. Contém também os contatos para professor e alunos PAE.
-
Este arquivo contém um planejamento inicial das aulas. Mudanças podem ocorrer sem aviso prévio.
-
-
-
Contém as médias finais das 12 ACs realizadas no semestre.
O arquivo destaca a média bruta (de todas as avaliações), esta usada para o cálculo do bônus para a dispensa de realização da AB2.
O arquivo também destaca a média das 08 melhores notas das ACs, esta usada para o cálculo da média final no Júpiter.
-
A revisão da correção do Trabalho 2 ocorrerá na quinta-feira (28/06), na sala 4-005, da seguinte forma:
14:00h - trabalhos corrigidos pelo Davi
16:00h - trabalhos corrigidos pelo Gesiel
Estes são os horários de aula das respectivas turmas.
Sobre o bônus da versão paralela:
O bônus da versão paralela será de até 10% da sua nota final no Júpiter. Nesta planilha do Trabalho 2 há uma coluna para o bônus, com um valor entre 0 e 1. O valor 1 significa que você terá 100% deste bônus.
-
-
-
Use este link para escolher o seu grupo.
Você deverá estar logado com o email da USP para ter acesso à planilha.
Os alunos de um mesmo grupo (4 componentes) deverão colocar o número do seu grupo ao lado dos seus respectivos nomes.
Deadline para a escolha do grupo é até as 07:00h AM de 19/03/2018 (segunda-feira).
-
Contém a especificação do Trabalho Prático 02 - Simulador de uma CPU MIPS Multiciclo de 32 bits a ser implementado em C (gcc/Linux).
Especificação passada em sala de aula no dia 26/04/2018.
Especificação disponibilizada no moodle no dia 26/04/2018.
Entrega até 04/06/2018 às 08:00h via Moodle.
Algumas complementações à especificação:
O programa em code.bin deve ser carregado previamente como um todo no vetor que simula a memoria RAM, a partir da posição zero (posição esta já especificada na descrição inicial).
O simulador deve dar saídas válidas para entradas inválidas. Por exemplo, ao tentar acessar uma posição de memória inexistente, o simulador deve retornar uma mensagem de erro informando a maior quantidade de dados sobre o erro revelado, imprimir os dados de saída solicitados na especificação do trabalho e então encerrar a execução do simulador. Em outas palavras, o simulador deve ter robustez.
O simulador não considera o uso de um SO que faça gerência de memória. Assim, não haverá diretivas para alocações estáticas de dados no código binário. Considere que qualquer posição de memória após as instruções pode ser usada para armazenar ou carregar dados.
O critério de parada do simulador deve ser a tentativa de decodificar uma instrução inválida pela UC (novamente, fornecer uma saída válida para uma entrada inválida). Ao finalizar, imprimir na tela os dados de saída solicitados na especificação do trabalho.
-
Este arquivo contém um código em Assembly MIPS que pode ser executado no SPIM ou MARS. Ele ilustra como o code.bin foi concebido.
-
Obs: o cabeçalho da página, o rodapé da página e a coluna à esquerda contendo os nrs das linhas (de 1 a 24) não devem ser impressos.
-
Use este link para submeter o seu trabalho prático 02 - Simulador de uma CPU MIPS Multiciclo de 32 bits.
Entrega até 04/06/2018 às 08:00h via Moodle.
Submeta apenas o código fonte do programa (.c) e coloque como comentário, obrigatoriamente, os nomes dos integrantes do grupo que participaram efetivamente do trabalho.
Escreva ao lado de cada integrante, ainda como comentário, o que cada um fez no trabalho.
-
-
-
O arquivo em anexo tem apenas o código do Hello World como exemplo de código Assembly MIPS.
Livro Texto:
Patterson, D. A., Hennessy, J. L. Computer Organization and Design, Fifth Edition: The Hardware/Software Interface - Appendix A: Assemblers, Linkers and the SPIM Simulator and Chapter 2: Instructions: Language of the Computer. The Morgan Kaufman Series in Computer Architecture and Design. October 10, 2013.
Bibliografia complementar:
Stallings, W. Computer Organization and Architecture: 9th Edition. 2012.
-
As aulas sobre a ISA (22/03/2018 a 02/04/2018) devem ser estudadas com base no livro:
Patterson, D. A., Hennessy, J.L. Computer Organization and Design, Fifth Edition: The Hardware/Software Interface. The Morgan Kaufman Series in Computer Architecture and Design. October 10, 2013
-
As aulas sobre a ISA (05/04/2018 a 26/04/2018) devem ser estudadas com base no livro:
Patterson, D. A., Hennessy, J.L. Computer Organization and Design, Fifth Edition: The Hardware/Software Interface. The Morgan Kaufman Series in Computer Architecture and Design. October 10, 2013
-
Use este arquivo para apoio ao uso de Pthreads.
Este material deve ser lido antes das aulas extra sobre PThreads.
A leitura é essencial para as atividades previstas nas aulas.
-
Use este arquivo para apoio ao uso de Pthreads.
Este material deve ser lido antes das aulas extra sobre PThreads.
A leitura é essencial para as atividades previstas nas aulas.
-
Conteúdo relacionado à aula de Pthreads.
Contém a especificação do Token Ring, o código elaborado como solução e o código da segunda aula que executa 3 threads paralelamente e libera outras 3 para execução por meio dos seus semáforos. -
O conteúdo das aulas sobre memória interna pode ser encontrado nos livros:
Stallings, W. Computer Organization and Architecture. Recent Editions;
Patterson, D. A., Hennessy, J.L. Computer Organization and Design, Fifth Edition: The Hardware/Software Interface. The Morgan Kaufman Series in Computer Architecture and Design. October 10, 2013;
Tanenbaum, A.S. Structured Computer Organization. 6th Edition. Pearson Education. April 1, 2012.