Exemplo de máquina de estados em VHDL
Exemplo de máquina de estados em VHDL.
A máquina de estados detecta a ocorrência da primeira entrada em 0 depois de 3 ou mais ocorrências consecutivas de entradas em 1.
Clique no link fsm_moore_detecta_padrao.vhd para ver o arquivo.