Ir para o conteúdo principal
Painel lateral
Disciplinas »
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
AACCs/FFLCH
Pró-Reitoria de Pós-Graduação
Outros
Suporte »
Acesso
Perfis
Ouvintes
Docentes
Criação de Disciplinas da USP
Documentação
HelpDesk e Contato
Guia de uso
Sobre
Português - Brasil (pt_br)
Deutsch (de)
English (en)
Español - Internacional (es)
Français (fr)
Italiano (it)
Português - Brasil (pt_br)
Buscar
Fechar
Buscar
Alternar entrada de pesquisa
Acessar
Projeto de Circuitos Integrados Digitais e Analógicos (2017)
Início
Ambientes
2017
EP
PSI
PSI3452-2017
20 novembro - 26 novembro
Projeto: apostila Parcial 1
Projeto: apostila Parcial 1
Clique no link
proj_parcial_1.pdf
para ver o arquivo.
◄ Especificações Gerais do Projeto
Seguir para...
Seguir para...
Avisos
Programa da Disciplina (versão 20/09) - fique atento a novas versões atualizadas
Exercícios Recomendados (P1): Transistores
Exercícios Recomendados (P1): Interconexões
Exercícios Recomendados (P1): Regras de Projeto
Exercícios Recomendados (P1): Modelo de capacitância em transistores
Exercícios Recomendados (P2): Projeto de inversores
Exercícios Recomendados (P2): Portas complexas
Exercícios Recomendados (P2): Estilo PTL de projeto
Exercícios Recomendados (P2): Lógica dinâmica
Pontos de Testinhos - todos
Notas de Exercícios- todos
Notas do Projeto- final
Notas de Provas- todas
Médias Finais
CI Brasil
TSMC- Taiwan Semiconductor Manufacturing Company
MOSIS- Serviço de Pastilhas Multiusuários
Slides da Aula 1- A Fabricação e sua relação com o Projeto
Slides Auxiliares- Projeto Dedicado e Semidedicado
Slides- Transistor MOS
Slides- Processo CMOS e Regras de Projeto
Microwind- Ferramenta Acadêmica de Edição de Leiaute (para Visualização de Camadas do Processo CMOS) - Windows
Apostila da LAB 1 (atenção: versão nova de 16/08)
Atividade: Preenchimento e Envio de Relatório da LAB 1
Slides sobre Interconexões (versão nova de 30/08)
Slides da Aula 5
Apostila para Lab2
Manual para acesso aos servidores de aplicativos xserver1 e xserver 2
Atividade 1: Realização do procedimento para a Lab2 e preenchimento de formulário correspondente
Atividade 2: Atividade de Simulação (itens 3.8 até o final do Lab 2)
Slides de Transistores: características não ideais
Slides sobre Inversores
Apostila para Lab 3
Atividade: Realização do procedimento para o Lab3 e preenchimento de formulário correspondente
Slides- complemento de tr e tf
Slides - Lógica CMOS Complementar (versão 1)
Atividade: Realização da segunda parte do Lab3 e preenchimento de formulário correspondente
Slides sobre PTL e Lógica Dinâmica
Apostila do Lab 4 ( atenção: versão 2 de 10/11)
Atividade: Realização do procedimento para o Lab 4 e preenchimento de formulário correspondente
Atividade (2a. parte): Procedimento para o Lab 4 (continuação).
Apostila do Lab 5
Atividade: Realização do procedimento para o Lab 5 e preenchimento de formulário correspondente
Especificações Gerais do Projeto
Atividade: Upload dos resultados do Parcial 1
Projeto: Apostila da Parcial 2
Atividade: Upload dos resultados do XNOR
Atividade: Upload dos resultados do Inversor
Atividade: Upload dos resultados da Porta de Transmissão
Atividade: Upload dos resultados do flip-flop
Apostila da Parcial Final
Atividade: Upload dos resultados do Parcial 3
Upload do Relatório Final de Projeto
Atividade: Upload dos resultados do Parcial 1 ►