Agenda do Curso

  • Aula 0 - 4 agosto

    Serão apresentadas todas as informações sobre a disciplina assim  como do seu conteúdo.

    • Aula 1 - 11 agosto

      Introdução:

      • Características de um sistema digital integrado (SDI)
      • Metodologia para o projeto de SDI
      • Modelos de comportamento (FSM, FSMD) e de arquitetura
      • Síntese comportamental, RTL e lógica
      • Processadores de propósito geral e específico

      Exercício: projeto de um processador de aplicação específica  (GCD)


      Leituras:

      • Anotações de aula
      • Arquivo: capítulo 1 - 2017.ppt

      Leitura complementar

      • Capítulo 1 do livro texto:  " Embedded System Design: A Unified Hardware/Software Approach"

                        Frank Vahid   and   Tony Givargis

      • Aula 2 - 18 agosto

        • Arquitetura de processadores de propósito geral e de processadores de aplicação específica
        • Metodologia de síntese de processadores de aplicação específica
        • Padrões para transformação de um código comportamental em uma FSMD 

        Leituras:

        • Anotações de aula
        • Arquivo: Síntese de processadores de aplicação específica
        • Arquivo: capítulo 2 - 2017.ppt

        Leitura complementar

        • Capítulo  2 do livro texto:  " Embedded System Design: A Unified Hardware/Software Approach"

                          Frank Vahid   and   Tony Givargis

        • Aula 3 - 25 agosto

          Projeto de um processador de aplicação específica que executa o algoritmo de Fibonacci - parte 1: 

          Síntese da arquitetura RTL a partir de uma descrição comportamental em VHDL


        • Aula 4 - 01 setembro

          Projeto de um Processador do algoritmo de Fibonacci - parte 2: 

          Captura da arquitetura RTL em VHDL


          O processador sintetizado na aula 3 consiste de 2 módulos: datapath e unidade de controle (FSM)

          • Trazer o desenho do esquema do datapath do processador Fibonacci (P_F)
          • Trazer a tabela de transição de estados da FSM do P_F com os estados já devidamente codificados
          • Identificar nas figuras os nomes de todos os sinais de entrada e de saída de cada módulo

          Nesta aula este esquema deverá ser descrito em VHDL estrutural/comportamental

        • 5 setembro - 11 setembro

          SEMANA DA PÁTRIA - não há aula

          • Aula 5 - 15 setembro

            Nesta semana da prova P1 será realizada a  parte 3 do projeto do Processador do algoritmo de Fibonacci.


            Todos deverão trazer no início da aula os 3 arquivos VHDL correspondentes à arquitetura RTL do Processador de Fibonacci:

            • VHDL do datapath do processador Fibonacci (P_F)
            • VHDL da FSM do P_F com os estados já devidamente codificados
            • VHDL estrutural juntando estes 2 módulos.

            IMPORTANTE: os arquivos VHDL devem ter sido compilados separadamente com sucesso no ambiente Quartus da Altera antes do início desta aula.

            Durante esta aula, deverão ser feitas 2 simulações:

            • Descrição VHDL da arquitetura RTL do Processador Fibonacci 
            • Descrição VHDL do comportamento (do Processador Fibonacci (fornecido na aula 3)


            ATENÇÃO
            : Os resultados destas simulações deverão ser mostrados aos professores até o final da aula a fim de validar o projeto. 

             

          • Aula 6 - 22 de setembro

            Nesta aula serão introduzidos os conceitos gerais relatívos ao processador MIPS.


            Referência bibliográfica:

            "MIPS Assembly Language Programming" de Robert L. Britton


          • Aula 7 - 29 de setembro

            Nesta aula serão realizados diversos exercícios sobre a programação do processador MIPS em pseudo-código e em linguagem assembly

          • Aula 8 - 6 de outubro

            Serão apresentados 3 conceitos relativos à interface entre o microprocessador e os seus módulos periféricos num sistema computacional.

            1. Endereçamento a módulos de E/S
            2. Acesso direto à memória (DMA)
            3. Interrupções


            Leitura

            • Capítulo 6 do livro texto:  " Embedded System Design: A Unified Hardware/Software Approach"

                              Frank Vahid   and   Tony Givargis

            • 10 outubro - 16 outubro

              13 DE OUTUBRO - NOSSA SENHORA APARECIDA - não haverá aula

              • Aula 9 - 20 de outubro

                Experiência Plasma_1: Familiarização com as ferramentas de apoio ao uso do Plasma e simulações utilizando o Simulador do Conjunto de Instruções (ISS) do MLITE

              • 23 outubro - 27 outubro

                SEMANA DA PROVA P2


                Material para leitura:


                Livro  "Embedded System Desing" de Vahid/Givardis: 

                Capítulo 6 - Interfacing   de 6.1 até o final de 6.4


                Livro "MIPS Assembly Language Programming" de Robert Britton

                Capítulos 1 e 2


                Durante a prova poderão ser consultados os Apêndices do livro "MIPS ...".

                • 31 outubro - 6 novembro

                  3 DE NOVEMBRO - FINADOS  não haverá aula

                  • Aula 10 - 10 de novembro

                    Experiência Plasma_2: 

                    • Compilação do Sistema Plasma executando o algoritmo de Fibonacci no processador MLITE   no ambiente Quartus da Altera
                    • Simulação do sistema utilizando o simulador ModelSim

                  • Aula 11 - 17 de novembro

                    Experiência Plasma_3:  Interrupção no sistema Plasma

                  • Aula 12 - 24 de novembro

                    Experiência Plasma_4: prototipagem rápida utilizando a placa DE2 da Altera..