Tópico: Aceleradores em hardware | SSC5883 - Computação Reconfigurável (2025)

Contorno da seção

- Selecionar atividade ---------------------------Deep NN acceleration
  
  ---------------------------
  Deep NN acceleration
- Selecionar atividade Projeto base para DPU (https://www.xilinx.com/bin/...
  
  Projeto base para DPU (https://www.xilinx.com/bin/public/openDownload?filename=DPUCZDX8G_VAI_v3.0.tar.gz) que está nesta página oficial da Xilinx https://xilinx.github.io/Vitis-AI/3.5/html/docs/workflow-system-integration
  
  Esse projeto usa essa DPUCZDX8G é dedicada para o FPGA Zynq UltraScale+ MPSoC e ele vem com 3 DPUs instanciadas. O projeto por default é para a placa ZCU102, mas daí você consegue mudar para a placa ZCU104 que nao precisa de licença e temos em nosso laboratório de computação reconfigurável (LCR) do ICMC. Porém para caber na ZCU104 sem alterar a configuracao default da DPU tem que reduzir para 1 DPU. Fiz isso e deu certo a Synthesis e a Implementation (como esperado gerou o bitstream sem precisar da licença).
  Comentando sobre licenças. Para o FPGA da placa ZCU104 nao precisa de licença! Mas para a ZCU102 sim.
  Para sintetizar o projeto instalar Vivado ML Edition 2023.2 que vc encontra no link seguinte:
  https://www.xilinx.com/products/design-tools/vivado/vivado-buy.html#architecture
- Selecionar atividade FINN: machine learning framework
  
  FINN: machine learning framework URL
  
  FINN generates dataflow architectures as a physical representation of the implemented custom network in space
- Selecionar atividade Introduction to VHDL
  
  Introduction to VHDL Arquivo

Início