Ir para o conteúdo principal
Disciplinas »
2026
2025
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
AACCs/FFLCH
Pró-Reitoria de Pós-Graduação
Outros
Suporte »
Acesso
Perfis
Ouvintes
Docentes
Criação de Disciplinas da USP
Documentação
HelpDesk e Contato
Guia de uso
Sobre
Português - Brasil (pt_br)
Deutsch (de)
English (en)
Español - Internacional (es)
Français (fr)
Italiano (it)
Português - Brasil (pt_br)
Pesquisar em todo o site
Buscar
Fechar
Executar pesquisa
Alternar entrada de pesquisa
Acessar
SSC0118 - Sistemas Digitais (2025)
Início
Ambientes
2025
ICMC
SSC
SSC0118-2025
Aula 7 - VHDL
Introduction2VHDL
Introduction2VHDL
Condições de conclusão
Clique no link
Introduction2VHDL.pdf
para ver o arquivo.
◄ Contadores - parte 2
Ir para a atividade
Ir para a atividade
Avisos
Livro texto - Fundamentals of Digital Logic with Verilog Design, THIRD EDITION
Livro complementar - Harris & Harris. Digital Design and Computer Architecture
The RISC-V Instruction Set Manual
Ementa da disciplina
Cronograma das aulas
Latch
FF & Reg
Contadores - parte 1
Contadores - parte 2
Introdução a Máquina de Estados Mealy e Moore com exemplo em VHDL
Máquina de Estados - material complementar
Exemplo de FSM aplicada ao processador MIPS como unidade de controle
Memória - Livro Harris
Exemplo de circuitos de células de memória
Introdução a Máquina de Estados Mealy e Moore com exemplo em VHDL ►