Vai al contenuto principale
Disciplinas »
2026
2025
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
AACCs/FFLCH
Pró-Reitoria de Pós-Graduação
Outros
Suporte »
Acesso
Perfis
Ouvintes
Docentes
Criação de Disciplinas da USP
Documentação
HelpDesk e Contato
Guia de uso
Sobre
Italiano (it)
Deutsch (de)
English (en)
Español - Internacional (es)
Français (fr)
Italiano (it)
Português - Brasil (pt_br)
Ricerca in tutto il sito
Cerca
Chiudi
Esegui la ricerca
Attiva/disattiva input di ricerca
Acessar
SSC0118 - Sistemas Digitais (2025)
Home
Corsi
2025
ICMC
SSC
SSC0118-2025
Aula 2 - Latch
Latch
Latch
Aggregazione dei criteri
Per visualizzare il file, fai click su questo link:
aula 2 - logic2_chapter7.ppt
◄ Cronograma das aulas
Vai all'attiivtà
Vai all'attiivtà
Avisos
Livro texto - Fundamentals of Digital Logic with Verilog Design, THIRD EDITION
Livro complementar - Harris & Harris. Digital Design and Computer Architecture
The RISC-V Instruction Set Manual
Ementa da disciplina
Cronograma das aulas
FF & Reg
Contadores - parte 1
Contadores - parte 2
Introduction2VHDL
Introdução a Máquina de Estados Mealy e Moore com exemplo em VHDL
Máquina de Estados - material complementar
Exemplo de FSM aplicada ao processador MIPS como unidade de controle
Memória - Livro Harris
Exemplo de circuitos de células de memória
FF & Reg ►