

Os exercícios E1 a E5 a seguir se referem às máquinas de estados dos controladores descritos na [apostila da experiência 6](#). Sugerimos que você transcreva os projetos para Verilog e os simule no [EDAplayground](#).


E1. A partir do diagrama de estados do controlador xxTmrUC do temporizador, comprove que as expressões para os bits de saída En, Ld e T válidas em cada estado são:

**WAIT:** En = St, Ld = St T = 0.  
**LOAD:** En = 1, Ld = 0 T = 1.  
**RUN:** En = 1, Ld = 0 T = ~RC


E2. Projete o circuito do controlador xxTmrUC do temporizador usando flip-flops D. Codifique os estados da seguinte forma: WAIT=00, LOAD=01 e RUN=11. O estado não usado 10 deve zerar todas as saídas e levar o controlador para o estado WAIT. Determine as equações simplificadas das saídas e de excitação dos flip-flops. Desenhe o diagrama lógico.

E3. Modifique o controlador das bombas (xxBombas) para que, quando o nível cair abaixo de LL, a bomba auxiliar BA seja ligada e permaneça assim até que o nível fique acima de H. Adote a mesma codificação dos estados usada na apostila. Use um flip-flop JK para implementar o bit Q<sub>1</sub> e um flip-flop T para Q<sub>0</sub>. Determine as equações simplificadas excitação dos flip-flops (Veja o exemplo no [eDisciplinas](#)).

E4. Reprojete o controlador das bombas (xxBombas) para que detecte variações improváveis de nível (exemplo: N<sub>1</sub>N<sub>0</sub>=00 passando para 11), indo para um estado de falha SF em que desliga as bombas e ativa uma saída adicional F e ficando nesse estado até ser resetado. Serão necessários mais estados adicionais. Por exemplo, o estado SB deve ser desmembrado em dois, SB0 e SB1, como mostra a figura f4. O controlador vai para SB0 quando o nível cai de 00 para 10 e deve passar para SB1 se o nível retornar a 00, ou passa para outro estado se o nível cair para 11. Se ocorrer uma leitura de nível 01 no estado em SB0, considera-se que houve uma falha. Será necessário também um estado inicial SI que faça a primeira leitura de nível e passe para um estado adequado; no exemplo da figura, o controlador vai para o estado SB0 se a primeira leitura for 10. Faça o diagrama de estados do novo controlador.




E5. Mostre como implementar o contador regressivo com carga em paralelo e reset síncrono CBD4RL mostrado na figura f5, usando flip-flops D e circuitos lógicos adicionais.



E6. A figura f6 mostra um registrador de 4 bits, onde a entrada CE (Clock Enable) habilita a carga em paralelo quando em 1. Mostre como implementar o registrador usando flip-flops tipo D comuns (sem entrada CE para habilitar/desabilitar o clock) e portas lógicas adicionais.

E7. O registrador descrito pela figura f7 tem capacidade de incremento e deslocamento, conforme mostra a tabela. Mostre como construir esse registrador usando o registrador do exercício anterior (figura f6) e circuitos lógicos adicionais.



E8. Usando o registrador da figura E6 e portas lógicas adicionais, construa um **registrador divisor inteiro** com uma entrada DV\_LD tal que quando DV\_LD = 0 o registrador é carregado em paralelo com o valor das entradas I[3:0]; quando DV\_LD = 1 o registrador divide por 2 o valor armazenado **em complemento de 2** (o resto da divisão é descartado)

Algumas respostas

E2) Saídas: En = Q<sub>0</sub> + Q<sub>1</sub>'·St, Ld = Q<sub>1</sub>'·Q<sub>0</sub>'·St, T = Q<sub>1</sub>'·Q<sub>0</sub> + Q<sub>0</sub>·RC'

Flip-flops: D<sub>0</sub> = Q<sub>0</sub>·RC' + Q<sub>1</sub>'·Q<sub>0</sub> + Q<sub>1</sub>'·St, D<sub>1</sub> = Q<sub>0</sub>·RC' + Q<sub>1</sub>'·Q<sub>0</sub>

E3) J = N<sub>1</sub>·N<sub>0</sub>·Q<sub>0</sub>, K = Q<sub>0</sub>' + N<sub>1</sub>'·N<sub>0</sub>; T<sub>0</sub> = N<sub>1</sub>·Q<sub>1</sub>'·Q<sub>0</sub>' + N<sub>1</sub>'·N<sub>0</sub>·Q<sub>0</sub>

E4) Transições (Q<sub>k</sub>→[Q<sub>k+1</sub> para N<sub>1</sub>N<sub>0</sub>=00, 01, 11, 10]): SI→[SA0, SA1, SC0, SB0];

SA0→[SA0, SA1, SF, SB0]; SA1→[SA0, SA1, SF, SF]; SC0→[SF, SF, SC0, SC1]; SC0→[SB1, SF, SC0, SC1].

Saídas em SA0 e SA1: 000; em SC0 e SC1: 110.

E5) Entrada D do ff de Q<sub>i</sub>: Rst'·(En'·Q<sub>i</sub> + En·Ld·D<sub>i</sub> + En·Ld'·Q<sub>i</sub>⊕Q<sub>i-1</sub>'·Q<sub>i-2</sub>'...·Q<sub>0</sub>)

Nota: o termo entre parêntesis é equivalente a um multiplexador 4:1 com {S<sub>1</sub>, S<sub>0</sub>} = {En, Ld} e I<sub>0</sub>=I<sub>1</sub>=Q<sub>i</sub>,

I<sub>3</sub>=D<sub>i</sub> e I<sub>2</sub>=Q<sub>i</sub>⊕Q<sub>i-1</sub>'...·Q<sub>0</sub>'

E6) D<sub>i</sub> = CE'·Q<sub>i</sub> + CE·D<sub>i</sub> (equivalente a um mux 2:1)

E7) Usando mux 4:1 em cada entrada I<sub>i</sub>; entradas do mux [0, 1, 2, 3] = [ I<sub>i</sub>, Q<sub>i</sub>⊕(Q<sub>i-1</sub>·Q<sub>i-2</sub>...·Q<sub>0</sub>), Q<sub>i+1</sub>, Q<sub>i-1</sub> ]; com Q<sub>4</sub> ≡ IL e Q<sub>-1</sub> ≡ IR.

E8) Se DV\_LD == 1, I<sub>3</sub> ← Q<sub>3</sub> e demais I<sub>i</sub> ← Q<sub>i+1</sub>; senão I<sub>i</sub> ← I<sub>i</sub> externo