

Sistemas Digitais II - Informações Gerais

1 Objetivos da Disciplina

Introduzir os conceitos básicos e as técnicas de análise e síntese de circuitos lógicos sequenciais, aplicados à solução de problemas da Engenharia de Computação. Apresentar os principais blocos funcionais básicos de circuitos digitais sequenciais, memórias e demais dispositivos programáveis, suas características e formas de utilização. Desenvolver pequenos projetos de circuitos digitais com base nesses blocos, introduzindo a metodologia de projeto estruturado. Estudo da linguagem de descrição de hardware (HDL) como uma ferramenta de descrição e simulação de circuitos e sistemas digitais.

2 Professor

Coordenador da disciplina: Prof. Edson S. Gomi (gomi@usp.br)

Turma	Professor	Sala	E-Mail	Horário de Atendimento
1	Marco Túlio de Andrade	C2-42	mtcandrade@usp.br	Segundas 15:00 - 16:00
2	Glauber De Bona	C2-20	glauber.bona@usp.br	Segundas 15:00 - 16:00
3	Edson T. Midorikawa Pedro L. P. Corrêa (*)	C2-20	emidorik@usp.br pedro.correa@usp.br	Segundas 15:00 - 16:00

(*) O Prof. Pedro substituirá o Prof. Midorikawa nas primeiras semanas de aula.

3 Horários das Aulas e Salas

Turma	Sala	Professor	Horários das Aulas
1	D1-01	Marco Túlio de Andrade	Segundas 13:10 - 14:50, Quartas 15:00 - 16:40
2	D1-02	Glauber De Bona	Segundas 13:10 - 14:50, Quartas 15:00 - 16:40
3	D1-03	Edson T. Midorikawa	Segundas 13:10 - 14:50, Quartas 15:00 - 16:40

4 Site da Disciplina

Os materiais de suporte às aulas e aos estudos serão publicados no sistema e-Disciplinas USP: <https://edisciplinas.usp.br/>.

5 Bibliografia

O livro texto da disciplina é : Wakerly, John F., *Digital Design: Principles and Practices*, Pearson Prentice-Hall, 4ª Edição, 2006. Para o estudo de VHDL, o livro texto será o *Free Range VHDL*, que está disponível para download gratuito em <http://freerangefactory.org/>.

6 Bibliografia Complementar

- David Money Harris; Sarah L. Harris, *Projeto Digital e Arquitetura de Computadores*, Morgan Kaufman, 2ª Edição, 2013. É possível obter gratuitamente a versão digital traduzida para o português em <https://community.imgtec.com/university/resources/>. Em *Books, Digital Design and Computer Architecture*, escolha a opção *Portuguese Edition*.
- Tocci, R. J.; Widmer, N. S.; Moss, G. L., *Sistemas Digitais: Princípios e Aplicações*, Pearson Prentice-Hall, 10ª Edição, 2007.
- Mano, M.M.; Kime, C.R., *Logic and Computer Design Fundamentals*, Pearson Prentice-Hall, 4ª Edição, 2008.

7 Método de Avaliação

A nota final será calculada pela média aritmética ponderada de 3 notas:

$$\text{Nota Final} = \frac{(P1+P2+P3)}{3}$$

Serão publicadas no e-aulas listas de exercícios. A entrega da resolução dos exercícios é opcional. A entrega deverá ser feita antes da realização da prova, ou seja, listas publicadas antes da P1 deverão ser entregues até a P1, e assim por diante.

Caso o aluno fique com Nota Final entre 4,7 e 4,9, as resoluções entregues serão verificadas pelos professores, que avaliarão se o aluno demonstrou proficiência mínima nos conceitos ministrados na disciplina. Caso identifiquem esta proficiência, o aluno terá a nota ajustada para 5,0 para obter a aprovação. A entrega das respostas dos exercícios das listas será por meio de submissão na Tarefa correspondente no e-Disciplinas. O aluno deverá preparar as respostas escritas à mão, escanear ou fotografar e submeter o arquivo no formato PDF. Os exercícios a serem considerados para esta avaliação serão os que estarão publicados nas Anotações de Aula, disponíveis no site da disciplina.

As provas corrigidas serão escaneadas e enviadas por e-mail para cada aluno.

A revisão das provas será feita por meio de requerimento submetido na Tarefa correspondente no e-Disciplinas. Após a publicação das notas e o envio das provas corrigidas, será dado o prazo de 5 dias úteis para que o aluno faça a solicitação da revisão. A resposta será dada por escrito ao aluno.

8 Datas das Provas

As provas serão realizadas nas seguintes datas:

Prova	Data	Horário	Salas
P1	10 de setembro (segunda-feira)	15:40 -17:40	
P2	15 de outubro (segunda-feira)	15:40 -17:40	
P3	26 de novembro (segunda-feira)	15:40 -17:40	
Substitutiva	3 de dezembro (segunda-feira)	15:40 -17:40	
Recuperação	Fevereiro de 2019 (segunda-feira)	15:40 - 17:40	

Não será permitido o uso de calculadoras ou de qualquer outro dispositivo eletrônico durante as provas.

Atenção: a prova substitutiva não é aberta. Somente os alunos que apresentarem justificativa aceitável (doença, participação em congresso de iniciação científica, convocação militar, etc) serão elegíveis para fazer a prova substitutiva. O aluno que não fizer uma das provas P1, P2 ou P3 e quiser fazer a substitutiva por esses motivos, deverá solicitar autorização submetendo pedido por escrito, acompanhado de documento que circunstancie a justificativa, na Secretaria do PCS, até o dia anterior à realização da prova substitutiva.

9 Presença nas Aulas

A frequência mínima é de 70% das aulas ministradas. É de responsabilidade do aluno assinar a lista de presença em cada aula em que estiver presente.

10 Programação das Aulas

Aula	Data	Tópico	Wakerly
1	01/08	Introdução à Disciplina de Sistemas Digitais II; Biestáveis: Conceitos	7; 7.1
2	06/08	Biestáveis: <i>latches e flip-flops</i>	7.1; 7.2
3	08/08	Biestáveis: exercícios	
4	13/08	Máquinas de Estados Finitos	7.3
5	15/08	ASM (<i>Algorithmic State Machine</i>)	Apostila Diagrama ASM
6	20/08	Máquinas de Estados (SMs): Análise (<i>Mealy-Moore Models</i>)	7.3
7	22/08	Biestáveis e Máquinas de Estado em VHDL	7.12
8	27/08	Exercícios Seleccionados	
P1	10/09	Primeira Prova	
9	12/09	SMs: Projeto (<i>Mealy-Moore Models & Clocked Synchronous SM Design</i>)	7.4
10	17/09	SMs: Projeto (<i>Mealy-Moore Models & Design using State Diagrams</i>)	7.5
11	19/09	SMs: Projeto e Decomposição (<i>Mealy-Moore Models & Transition Lists</i>)	7.6; 7.8
12	24/09	Realimentação: Análise de Circuitos Realimentados	7.9
13	26/09	Realimentação: Projeto de Circuitos Realimentados	7.10
14	01/10	Blocos Básicos: Registradores (de Propósito Geral e de Deslocamento)	8.1; 8.2
15	03/10	Blocos Básicos: Contadores e LFRS (<i>Linear Feedback Shift Register</i>)	8.4; 8.5
16	08/10	Exercícios Seleccionados	
P2	15/10	Segunda Prova	
17	22/10	Memórias: Conceitos, ROM e RAM	9.1; 9.2; 9.3; 9.4
18	24/10	Memórias: Associação e Endereçamento	
19	29/10	PLDs e FPGAs	6.3.1, 6.3.2 e 9.6
20	31/10	Métodos de Projeto Estruturado de Circuitos Síncronos	
21	05/11	Projeto de Circuito Síncrono (Exemplos)	
22	07/11	Projeto de Circuito Síncrono (Exemplos)	
23	12/11	Projeto de Circuito Síncrono (Exemplos)	
24	14/11	Projeto de Circuito Síncrono (Exemplos)	
25	21/11	Exercícios	
P3	26/11	Terceira Prova	
SUB	03/12	Prova Substitutiva	
REC	-	Prova de Recuperação - data a ser definida	