



## Introdução a VHDL

#### Professora Luiza Maria Romeiro Codá

Livro texto: "VHDL- Descrição e Síntese de Circuitos Digitais " Roberto D'Amore Editora LTC





# Introdução a VHDL Aula 1

## HDL - *Hardware Description Language* (Linguagem de Descrição de Hardware)

Linguagem para descrever o funcionamento de um sistema (o que e como o sistema faz).

O sistema descrito em HDL pode ser implementado em um dispositivo programável HCPLD (Dispositivo Programável de Alta Complexidade) (ex.: FPGA, CPLD).

FPGA = Field Programmable Gate Array

CPLD = Complex Programmable Logic Device

Existem dezenas de HDLs:

AHDL, Verilog, VHDL, Hendel-C, SDL, ABEL, ISP, etc.



## VHDL – Introdução

VHDL é uma linguagem para descrever sistemas digitais padronizada pelo IEEE, criada durante o programa VHSIC do governo americano, iniciado em 1980. Teve sua origem dada pela necessidade de documentar o funcionamento de ASICs, e posteriormente foram criados simuladores e sintetizadores capazes de interpretar esta linguagem.

VHSIC: Very High Speed Integrated Circuits

ASIC: Application–Specific Integrated Circuit

VHDL: VHSIC Hardware Description Language



## VHDL - Introdução

#### Algumas vantagens:

- Facilidade de atualização dos projetos
- Diferentes alternativas de implementação, permitindo vários níveis de abstração
- Verificação do comportamento do sistema digital através de simulação
- Redução do tempo de desenvolvimento e custo do projeto
- Eliminação de erros de baixo nível do projeto
- Projeto independente da tecnologia

#### Algumas desvantagens

- Dificuldade para otimização no hardware gerado
- Necessidade de treinamento para lidar com a linguagem



## **VHDL - Características**

Favorece projeto "Top-Down".

#### Permite descrever o sistema em diferentes níveis de abstração:

- Nível de sistema
- Nível de transferência entre registradores (RT level)
- Nível lógico
- Nível de circuito

#### Permite três diferentes estilos de descrição:

- Comportamental
- Estrutural
- Fluxo de Dados ou Físico



## VHDL - Características

A linguagem VHDL é análoga a uma linguagem de programação.

Provê mecanismos para modelar a concorrência e sincronização que ocorrem a nível físico no *hardware*.

Projetar um sistema em VHDL é geralmente muito mais difícil do que escrever um programa que realiza a mesma função utilizando uma linguagem de programação de médio/alto nível, como C.

O código VHDL é interpretado em um simulador ou sintetizado em *hardware* (não gera código objeto).



## Ciclo de Projeto



Especificação: Determinar requisitos e funcionalidades do projeto.

Codificação: Descrever em VHDL o projeto seguindo as regras de

sintaxe.

Ferramenta: Submeter a descrição a um software para verificar a

correspondência entre especificação e código e sintetizar

o circuito:

Compilação: Transforma o arquivo texto em informações

sobre o circuito.

Simulação: Verificação preliminar do funcionamento do


circuito.

Síntese: Configuração do circuito na tecnologia

escolhida.




## Ciclo de Projeto





## Ciclo de Projeto





## Sintaxe - Nomes e Comentários

Os comentários em VHDL ocorrem após dois traços "- -".

VHDL não é case sensitive (não distingue caracteres maiúsculos e minúsculos).

Os nomes de variáveis devem iniciar-se com caracteres alfanuméricos ou "\_".

O caractere "\_" não pode ser usado duplicado, e nem no final de um nome.

As sentenças são terminadas por ";".

Atribuição de valores a sinais: "<=".

Atribuição de valores a variáveis ":=".



## Sintaxe - Palavras Reservadas

abs acess after alias all and architecture array assert attribute	file for function	nand new next nor not null	then to transport type
begin block body buffer bus	generate generic group guarded	of on open or others out	unaffected units until use
case component configuration constant	if impure in inertial inout is	package port postponed procedure process pure	variable

disconnect downto	lable libraries linkage literal loop	range record register reject rem report return rol ror	wait when while with
else elseif end entity exit	m ap m od	select severity shared signal sla sll sra srl subtype	xor xnor



12

## Sintaxe - Operadores

Símbolo	Significado	Símbolo	Significado		
+	Adição ou número positivo	:	Separação entre uma variável e o tipo		
-	Subtração ou número negativo	ű	Aspas dupla		
1	Divisão	í	Aspas simples ou marca de tick		
=	Igualdade	**	Exponenciação		
<	Menor do que	=>	Seta indicando "então"		
>	Maior do que	aior do que =>			
&	Concatenador	Į.	Associação de valor para variáveis		
ł	Barra vertical	<i>j=</i>	Desigualdade		
;	Terminador	>=	Maior do que ou igual a		
#	Literal incluído	<=	Menor do que ou igual a		
(	Parêntese da esrquerda	<=	Associação de valor para sinais		
)	Parêntese da direita	<b>\$</b>	Caixa		
	Notação de Ponto		Comentário		


## Sintaxe - Funções Lógicas

Operador	Operação	Tipo do operador da esquerda	Tipo do operador da direita	Tipo do resultado
and	Lógica E	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean
or	Lógica OR	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean
nand	Lógica E negada	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean
nor	Lógica OR negada	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean
xor	Lógica OR exclusivo	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean
xnor	Lógica OR exclusivo negada	Bit, booleana ou array (bit,boolean)	Mesmo do anterior	boolean

## Sintaxe - Precedência de Operadores

Precedência	Classe	Pperadores	
Menor	Lógicos	and, or, nand, nor, xor, xnor	
	Relacionais	= /= < <= > >=	
	Deslocamento	SII srl sla sra rol ror	
	Adição	+ - &	
	Sinal	+ -	
	Multiplicação	* / mod rem	
Maior	Diversos	** Abs not	
Obs: O operador "not" apresenta major precedência			

## VHDL – Estrutura de uma descrição



Package (Pacote): Constantes, bibliotecas.

Entity (Entidade): Pinos de entrada e saída.

Architecture (Arquitetura): Implementações do projeto.




## VHDL - Estrutura de uma descrição

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.all; USE IEEE.STD_LOGIC_UNSIGNED.all;	PACKAGE (BIBLIOTECAS)
<pre>ENTITY exemplo IS PORT (</pre>	ENTITY (PINOS DE I/O)
ARCHITECTURE teste OF exemplo IS BEGIN END teste;	ARCHITECTURE (ARQUITETURA)




## VHDL - Estrutura de uma descrição





A declaração da Entidade do Projeto define a interface entre a entidade e o meio externo, por exemplo, os pinos de entradas e saídas.



A declaração de cada pino é composta por 3 elementos:

Nome do pino Modo de Operação Tipo de Dados

#### Formato da declaração de Entidade:

```
ENTITY <nome_da_entidade> IS
        PORT(<nome> : <modo> <tipo>
        );
END <nome_da_entidade> ;
```



PORT: Corresponde aos pinos de entrada e saída.


#### Modos de Operação:

IN: Pino de entrada.

OUT: Pino de saída. Não pode ser lido internamente pela própria Entidade.

INOUT: Pino de entrada/saída (bidirecional selecionável).


BUFFER: Pino de saída que pode ser lido internamente.





Abstração que descreve a interface de um sistema, uma placa, um chip, uma função ou uma porta lógica. Descrição geral:

#### Exemplo:



## Tipos mais utilizados

Biblioteca	TIPO	Exemplo de utilização	Explanação
	BIT	x: IN BIT;	Entrada x assume valores lógicos '0' ou '1'.
Work	BIT_VECTOR	x: IN BIT_VECTOR(7 downto 0); y: IN BIT_VECTOR(0 to 7);	Define entrada vetor de 8 bits: $x(7) \times (6) \dots \times (1) \times (0)$ , onde $x(0) \notin o LSB \in$ $y(0) y(1) \dots y(6) y(7)$ , onde $y(0)$ $\notin o MSB$ .
	INTEGER	X: IN INTEGER RANGE 0 TO 10;	Vetor de bits manipulado como um número inteiro. No caso, 4 bits.
	STD_LOGIC	X: IN STD_LOGIC;	Assume os valores mostrados na tabela a seguir.
IEEE	STD_LOGIC_VECTOR	x: IN STD_LOGIC_VECTOR(7 downto 0); y: IN STD_LOGIC_VECTOR(0 to 7);	Define entrada vetor de 8 bits: x(7) x(6) x(1) x(0), onde x(0) é o LSB e y(0) y(1)y(6) y(7), onde y(0) é o MSB.

OBS: A biblioteca WORK é inclusa automaticamente no projeto VHDL.



## Tipos mais utilizados

Biblioteca IEEE: Tipos STD\_LOGIC e STD\_LOGIC\_VECTOR

		Valor		Estado Lógico	
		U		Não Inicializado	
		Х		Desconhecido Forte	
		0	1	Nível Baixo Forte	Nível Alto Forte
Precedência		W		Desconhecido Fraco	
		L	Н	Nível Baixo Fraco	Nível Alto Fraco
		Z		Alta Impedância	
				-	Não Importa


OBS: A biblioteca WORK é inclusa automaticamente no projeto VHDL.



## **ENTITY – Exemplos**

Usando a Biblioteca padrão ("Work"):

```
ENTITY circuito1 IS
    PORT (sel : IN BIT;
        a, b : IN BIT;
        y : OUT BIT
        );
END circuito1;
```



Usando o pacote **std\_logic\_1164** da Biblioteca IEEE:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY circuito1 IS

PORT( sel, a, b : IN STD_LOGIC;
 y : OUT STD_LOGIC
);
END circuito2;
```

Observação: A extensão de um arquivo em VHDL é ".vhd". O nome do arquivo deve ser o mesmo nome da entidade. No caso dos exemplos os arquivos devem ser salvos como "circuito1.vhd" e "circuito2.vhd", respectivamente.



A Arquitetura descreve a relação entre as entradas e saídas do circuito, ou seja, descreve o comportamento (funcionamento) do circuito.

Library

**Entity** 

Architecture

Uma Arquitetura consiste de duas partes:

Declaração da Arquitetura Corpo da Arquitetura



26

É formada por:

Declarações: Sinais, constantes componentes, subprogramas, etc.

Comandos: Blocos, atribuições a sinais, instanciação de componentes, chamadas de subprogramas, processos, etc.

#### Uma entidade pode ter várias arquiteturas:

Apenas uma delas pode estar ativa (o VHDL provê meios de escolher qual arquitetura utilizar). Isto possibilita criar variantes de um mesmo projeto.



Abstração que descreve o funcionamento de um sistema, uma placa, um chip, uma função ou uma porta lógica. Descrição geral:

```
-- Seção de declaração da arquitetura:

ARCHITECTURE <nome_identificador> OF <nome_entidade> IS

-- Região de declarações:
   -- Declarações de sinais e constantes
   -- Declarações de componentes
   -- Declaração e corpo de subprogramas
   -- Definição de novos tipos utilizados nesta arquitetura

BEGIN
-- Corpo da arquitetura:
   -- Comandos concorrentes


END <nome_identificador>;
```



Exemplo completo de uma descrição em VHDL utilizando a biblioteca padrão "Work":

```
ENTITY circuito1 IS
    PORT(sel, a, b : IN BIT;
        y : OUT BIT);
END circuito1;

ARCHITECTURE funcionamento OF circuito1 IS
BEGIN
    y <= ( a AND (NOT sel )) OR (b AND sel);
END funcionamento;</pre>
```





A arquitetura de uma entidade pode ser descrita de três formas distintas de abstração, mas que, em geral, conduzem a uma mesma implementação:

#### Descrição por Fluxo de Dados (*Data-Flow*):

Descreve o que o sistema deve fazer utilizando expressões lógicas e/ou comandos concorrentes.

#### Descrição Estrutural:

Descreve como é o hardware em termos de interconexão de componentes.

#### Descrição Comportamental:

Descreve o que o sistema deve fazer de forma abstrata.



## ARCHITECTURE - Fluxo de Dados

Descrição por Fluxo de Dados: Comandos (Sentenças) Concorrentes

Três tipos de sentenças concorrentes usados em descrições de fluxo de dados


Equações Booleanas with-select-when when-else

Para atribuições concorrentes de sinais condicionais de sinais




## ARCHITECTURE - Fluxo de Dados

Descrição por Fluxo de Dados: Comandos (Sentenças) Concorrentes





## Prática nº3 Descrição por Fluxo de Dados





## Sinal

- Sinais são utilizados para comunicação entre componentes.
- Sinais podem ser interpretados como fios físicos, reais.

```
Declaração de Sinal:
SIGNAL <nome_do_sinal>: <tipo>[:= valor];
SIGNAL X : BIT;
SIGNAL X : BIT :='0';
SIGNAL V : BIT_VECTOR(3 DOWNTO 0);
SIGNAL V : BIT_VECTOR(3 DOWNTO 0) := "0111";
```

Profa, Luiza Maria Romeiro Codá



