



Departamento de
Engenharia Elétrica e
de Computação

SEL 414 - Sistemas Digitais


ANÁLISE DE SISTEMAS SEQUENCIAIS SÍNCRONOS

Prof. Homero Schiabel




PARTE 1: ANÁLISE POR DIAGRAMA E TABELA DE ESTADOS

MODELO MOORE




Saídas dependem apenas do estado presente



Estado Presente	Entrada x		Saída z
	0	1	
W	Y	X	0
X	X	Y	1
Y	X	W	0

MODELO MOORE



Determinar a saída desse sistema (estado inicial = W) quando se aplica uma sequência de entrada:

$$X = 011010$$

Tempo:	0	1	2	3	4	5	
Estado Presente:	W	Y	W	X	X	Y	X
Entrada:	0	1	1	0	1	0	
Saída:	0	0	0	1	1	0	
Estado Futuro:	Y	W	X	X	Y	X	

MODELO MOORE







Diagrama de tempo (assumindo que a mudança de estado ocorre na transição negativa do CK):

A saída muda sincronamente com o CK pois depende apenas do estado




MODELO MEALY



Saídas dependem das entradas e do estado presente

Estado Presente	Entrada x	
	0	1
A	B/1	C/0
B	B/0	A/1
C	A/0	C/0

MODELO MEALY



Determinar a saída desse sistema (estado inicial = A) quando se aplica uma sequência de entrada :

X = 011010

Tempo:	0	1	2	3	4	5	
Estado Presente:	A	B	A	C	A	C	A
Entrada:	0	1	1	0	1	0	
Saída:	1	1	0	0	0	0	
Estado Futuro:	B	A	C	A	C	A	

MODELO MEALY





Diagrama de tempo (assumindo que a mudança de estado ocorre na transição negativa do CK):



Em T_0 , saída $\rightarrow 0$ na mudança de estado e retorna a 1 quando X muda


Em T_3 , mesmo problema: saída $\rightarrow 1$ momentaneamente e retorna a 0


- As Saídas de Circuitos Moore exibem melhor comportamento do que as do modelo Mealy. Mudanças na entrada não resultam em “glitches” indesejáveis na saída.
- Uma vantagem do modelo Mealy sobre o Moore é que como no Mealy as saídas são funções tanto das entradas como do estado, o projetista tem mais flexibilidade no projeto da saída e nas funções de transição de estado, e assim, menos estados serão necessários do que no circuito Moore equivalente, onde as saídas são funções de somente variáveis de estado.

EXERCÍCIOS

1. Análise de um sistema sequencial síncrono a partir de seu diagrama de estado

Construir o Diagrama de Tempo para a sequência de entrada $X = 001110110$, sendo o estado inicial igual a 00 (considerar que elementos de memória são FF sensíveis à borda de descida)





1. Um sinal de Ck é necessário para sincronizar a aplicação das entradas e as mudanças de estado.
 2. Variáveis de estado y_1 e y_0 mudam com a transição $1 \rightarrow 0$ do Ck
3. Circuito **Mealy** $\rightarrow Z$ não é sincronizada com o Ck , pois X também não é.
4. Z = função da combinação de X e das variáveis de estado (ou seja, Z pode mudar em qualquer transição desses sinais)






DIAGRAMA DE TEMPO




EXERCÍCIOS

2. Análise de um sistema sequencial síncrono a partir de seu diagrama lógico

- (a) Determinar Diagrama e Tabela de Estado que definem sua operação;
- (b) Determinar, a partir dos diagramas ou das equações lógicas, a resposta à sequência de entrada $X = 01101000$





(A) ANÁLISE A PARTIR DO DIAGRAMA LÓGICO:

Y = Est. futuro

y = Est. atual (presente)

1. Equações lógicas:

$$Z = x \cdot \bar{y}$$

$$Y = x \cdot \bar{y} + \bar{x} \cdot y = x \oplus y$$

2. Tabela de Estados:


Entr.		X	
		0	1
Est. presente	0	0 / 0	1 / 0
	1	1 / 0	0 / 1
		Est. Futuro / saída	

$x = y = 0 \rightarrow \begin{cases} Y = 0 \\ z = 0 \end{cases}$

 $x = 1, y = 0 \rightarrow \begin{cases} Y = 1 \\ z = 0 \end{cases}$

$x = 0, y = 1 \rightarrow \begin{cases} Y = 1 \\ z = 0 \end{cases}$

 $x = y = 1 \rightarrow \begin{cases} Y = 0 \\ z = 1 \end{cases}$



(A) ANÁLISE A PARTIR DO DIAGRAMA LÓGICO:

2. Tabela de Estados:


$y = 0 \rightarrow$ Estado A
 $y = 1 \rightarrow$ Estado B




Est. presente		X	
		0	1
A	A / 0	B / 0	
B	B / 0	A / 1	

Est. Futuro / saída

3. Diagrama de Estados:







(B) DIAGRAMA DE TEMPO:

sequência de entrada
X = 01101000

Ck







(B) DIAGRAMA DE TEMPO:

sequência de entrada
 $X = 01101000$

$Z = x \cdot y$

$Y = x \oplus y$

Ck
 Entrada X
 y
 $Y = D$
 Saída Z

