

**Departamento de Engenharia Elétrica e de Computação**  
**SEL 323 – Lab. de Sistemas Digitais II**  
**Profa. Luiza Maria Romeiro Codá**

**PRÁTICA Nº4**

**Descrição Estrutural**

Utilizando o *software* QUARTUS II, faça a síntese em VHDL da rede de portas simples mostradas na Figura 1 utilizando a arquitetura **Estrutural**. Programe e teste na placa.

Lembre-se que pinos do tipo OUT não podem ser referenciados internamente ao projeto.




Figura 1 – Circuito Unidade\_A