

Revisão: Arquitetura de Computadores

Volnys Borges Bernal
volnys@lsi.usp.br
<http://www.lsi.usp.br/~volnys>

Laboratório de Sistemas Integráveis
<http://www.lsi.usp.br/>



Agenda


- ❑ **Arquitetura – visão geral**
- ❑ **Memória**
- ❑ **Processador e barramentos**
- ❑ **Espaço de endereçamento**

Sobre esta apresentação


- ❑ **Esta apresentação ...**
 - ❖ Não apresenta todos os detalhes sobre este tópico.
 - ❖ É um resumo para auxiliar a apresentação do tópico em sala de aula.

- ❑ **Para estudo, deve ser utilizada uma das seguintes referências:**
 - ❖ Capítulos 1 e 2 do livro:
 - ANDREW S. TANENBAUM; Sistemas Operacionais Modernos. Prentice-Hall
 - ❖ Capítulos 1 e 2 do livro:
 - ANDREW S. TANENBAUM; Sistemas Operacionais. Prentice-Hall.


Arquitetura – Visão geral



Arquitetura – Visão geral




Arquitetura – Visão geral



Arquitetura – Visão geral


□ Barramentos



Arquitetura – Visão geral

□ Barramento

- ❖ Modelo Aperfeiçoado




Memória



Memória

❑ Hierarquia de Memória




Memória

- ❑ **Registradores**
 - ❖ Internos ao processador
 - ❖ Tipos:
 - Registrador de dados (inteiro / ponto flutuante)
 - Registrador de instrução
 - Registrador de controle
- ❑ **Memória Cache**
 - ❖ Memória de alta velocidade
 - ❖ Utilizada para aumentar o desempenho do processador
 - ❖ Volátil
- ❑ **Memória Principal**
 - ❖ Supre o processador (via cache) de dados e instruções
 - ❖ Volátil: RAM
 - ❖ Não volátil: ROM, EPROM, EEPROM
- ❑ **Memória Secundária**
 - ❖ Meio permanente de armazenamento
 - ❖ Discos magnéticos / ópticos
- ❑ **Memória Terciária**
 - ❖ Unidades de fitas

Processador e Barramentos



Processador e Barramentos



Processador e Barramentos

- **Um processador é composto por**
 - ❖ Registradores de inteiros (ex, R1, R2,)
 - ❖ Registradores de ponto flutuante (ex, F1, F2, ...)
 - ❖ Registradores de controle
 - PC – Program Counter
 - SP – Stack Pointer
 - Status – Registrador de estado
 - ❖ Registradores Internos
 - IR – Instrution Registrer
 - MAR – Memory Address Register
 - MBR – Memory Buffer Registre

Processador e Barramentos

❑ Registrador MAR


- ❖ Interface do processador com o barramento de endereços
- ❖ O tamanho do MAR limita o espaço físico da memória

Tamanho do MAR (em bits)	Endereçamento físico máximo da memória (em células)
8	256
16	65536
28	268 M
32	4 G
n	2ⁿ

Processadores e Barramentos

Processador	Processador de ...	Registradores		Barramento	
		Dados	Endereço	Dados	Endereço
Zilog Z80	8 bits	8 bits	16 bits	8 bits	16 bits
Intel 8080	8 bits	8	16	8	16
Intel 8088	16 bits	8/16	16	8	20
Intel 8086	16 bits	8/16	16	16	20
Intel 286	32 bits	8/16/32	16/32	16	24
Intel 386 SX	32 bits	8/16/32	16/32	16	24
Intel 386 DX	32 bits	8/16/32	16/32	32	32
Intel Pentium	32 bits	8/16/32	16/32	64	32
Intel Pentium PRO	32 bits	8/16/32	16/32	64	34
Intel Itanium	64 bits				
IA 64 – Itanium 2	64 bits				
AMD Opteron	64 bits				
AMD64 Athlon 64	64 bits				

Espaço de Endereçamento




Espaço de endereçamento

- **Usualmente, um processador pode possuir dois espaços de endereçamento físicos:**
 - ❖ Espaço de endereçamento de memória
 - Possibilita identificar células de memória
 - ❖ Espaço de endereçamento de E/S
 - Possibilita identificar registradores dos controladores de dispositivos
 - Para realizar acesso a um endereço de E/S é utilizado uma instrução especial


Espaço de Endereçamento

❑ Exemplo:

- ❖ Espaço do Endereçamento da Memória do PC baseado em 8088 ou 8086
- ❖ Registrador MAR=20 bits
 - → máximo de 1 Mbyte de memória física



Espacio de Endereçamento



Referências Bibliográficas



Referências Bibliográficas

- ❑ **ANDREW S. TANENBAUM; Sistemas Operacionais Modernos. Prentice-Hall.**
- ❑ **ANDREW S. TANENBAUM; Sistemas Operacionais. Prentice-Hall.**