



Nome: _____ N° USP: _____

Experiência 5 PORTAS LÓGICAS

Objetivo: conhecer as chamadas portas lógicas – circuitos integrados que implementam funções lógicas elementares, e implementar funções lógicas mais complicadas a partir delas portas. Para esta experiência, você deve estudar no livro-texto (“Practical Electronics”) as seções 12.1.1, 12.1.2 (até o item “Binary coded decimal”) e 12.2.1 a 12.2.4.

- Estude a apostila **com antecedência**. Sua compreensão será avaliada na aula por **ARGUIÇÃO ORAL**.
- Faça os **EXERCÍCIOS** contidos na apostila e tire dúvidas com os professores **com antecedência**.
- Traga para a aula a apostila **IMPRESSA**.

PARTE A TEORIA

5.1 Portas Lógicas Elementares

Portas lógicas (*gates*) são circuitos eletrônicos que implementam funções lógicas elementares por meio de sinais elétricos. Os valores lógicos são representados por tensões. Por exemplo, o valor lógico *falso* (ou *zero*, ou *desligado*, etc.) pode ser associado à tensão 0 V, enquanto que *verdadeiro* (ou *um*, ou *ligado*, etc) pode ser associado a 5 V.

Na prática, os níveis lógicos não são representados por tensões precisas, mas sim por *faixas de tensão*. Em eletrônica digital, costuma-se indicar essas faixas por *L* (*Low*) e *H* (*High*). Além disso, em prol de uma notação mais limpa, representaremos o nível *L* pelo símbolo lógico ‘0’ (zero), e ao nível de *H* o símbolo ‘1’ (um).

No laboratório, usaremos componentes conhecidos como *CMOS* (*Complementary Metal Oxide Silicon*). Neles, os limites das faixas variam com a tensão com que são alimentados. A tensão de alimentação costuma ser representada por V_{DD} e os níveis lógicos são limitados pela regra geral conhecida como “um terço, dois terços”:

- *L*: aproximadamente, de 0 a $V_{DD}/3$
- *H*: aproximadamente, de $2V_{DD}/3$ a V_{DD}

Há apenas TRÊS funções lógicas elementares: NOT, AND e OR. Com elas, é possível implementar qualquer circuito digital.

5.1.1 Porta NOT (inversora, complemento ou negação lógica)

A porta NOT possui uma entrada (*A*) e uma saída (*Z*). A Figura 5.1 mostra o símbolo da porta NOT, também conhecida como *inversora*. A saída fornece o nível lógico complementar ao da entrada, ou seja

- se $A = 0$ então $Z = 1$
- se $A = 1$ então $Z = 0$




Figura 5.1 Símbolo da porta lógica NOT (inversora)


Textualmente, a função NOT costuma ser indicada de diversas formas diferentes. Algumas mais comuns:

$$\text{NOT}(A) = A' = \bar{A} = _A = /A = \sim A = !A.$$

A primeira e a segunda são as mais empregadas em textos, como esta apostila. As notações “/*A*” e “ $_A$ ” aparecem mais em desenhos, enquanto que as duas últimas são usadas em linguagens de programação.

5.1.2 Porta AND (E lógico)

A porta AND possui duas entradas (*A* e *B*) e uma saída (*Z*). A Figura 5.2 mostra o símbolo da porta AND e a sua *Tabela da Verdade* (valores de saída tabelados para cada possível combinação de entradas). A notação matemática para se representar uma operação AND é a de um produto.




A	B	$Z = A.B$
0	0	0
0	1	0
1	0	0
1	1	1

Figura 5.2 Símbolo da porta lógica AND e sua Tabela da Verdade

5.1.3 Porta OR (OU lógico)

A porta OR também possui duas entradas e uma saída. A Figura 5.3 mostra o símbolo da porta OR e a tabela da verdade desta. Matematicamente, denota-se a operação com o símbolo '+




A	B	$Z = A+B$
0	0	0
0	1	1
1	0	1
1	1	1

Figura 5.3 Símbolo da Porta OR e sua Tabela da Verdade

5.2 Portas NAND e NOR

Combinando as três funções lógicas elementares (NOT, AND e OR), podemos construir outras funções. É o caso, por exemplo, das funções NAND e NOR - combinações bastante simples, mas de extrema importância.


Uma porta NAND é uma porta AND seguida por um inversor. Seu símbolo lógico e tabela da verdade estão na Figura 5.4. Note que o símbolo do inversor foi simplificado, restando apenas a bolinha.



A	B	$Z = (A.B)'$
0	0	1
0	1	1
1	0	1
1	1	0

Figura 5.4 Símbolo lógico e tabela da verdade da porta NAND.

Uma porta NOR é constituída por uma porta OR seguida por um inversor, conforme mostra a Figura 5.5.




A	B	$Z = (A+B)'$
0	0	1
0	1	0
1	0	0
1	1	0

Figura 5.5 Símbolo e tabela da verdade da porta NOR.

5.3 Porta XOR (OU-EXCLUSIVO)

A função OU-EXCLUSIVO (conhecida como XOR) é uma função lógica que tem várias aplicações. Como seu nome indica, a função XOR difere da função OR por excluir a condição em que ambas as entradas estão em um. A Figura 5.6 mostra o símbolo da função XOR e a sua tabela da verdade. Denotamos esta operação com o símbolo ' \oplus '.



A	B	$Z = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

Figura 5.6 Símbolo da Porta XOR e sua Tabela da Verdade

Como a função XOR não é elementar, ela deve ser construída a partir das funções elementares NOT, AND e OR. Por hora, acredite que a expressão abaixo é válida.

$$A \oplus B = \bar{A}.B + A.\bar{B}. \quad (5.1)$$

5.4 Circuito Integrado (CI)

A maioria dos circuitos digitais, desde portas lógicas até os microprocessadores de última geração, são fabricados em lâminas silício – um material semicondutor. Em um único centímetro quadrado de silício são integrados milhões de transistores e outros dispositivos eletrônicos em escala microscópica, constituindo os chamados circuitos integrados (CI), também conhecidos como *chips*. Por serem muito frágeis, os *chips* são encapsulados em pastilhas de epoxi ou cerâmica e possuem pinos metálicos ligados aos pontos de entrada e saída do circuito.

No laboratório, usaremos alguns circuitos integrados básicos. Em anexo, são fornecidas partes selecionadas das folhas de especificações (os famosos *datasheets*) desses componentes.

É o caso por exemplo do 74HC08, uma pastilha de 14 pinos que contém em seu interior quatro portas AND, cada uma com duas entradas. Veja o seu *datasheet* para ver como as entradas e saídas das portas conectadas aos pinos do CI. Por exemplo, repare que a primeira porta tem suas entradas (denominadas A1 e B1) ligadas aos pinos 1 e 2, enquanto que a saída (Y1) está ligada ao pino 3.

Usaremos componentes encapsulados em pastilha padrão DIP (*Dual In-line Package*), cuja ilustração e dimensões físicas estão na segunda página do *datasheet* do CI 74HC04. Os CIs que veremos neste texto são:

A lista completa de CIs que veremos nesta experiência é a seguinte:

- 74HC04 – *hex inverter* (ou seja, seis portas inversoras)
- 74HC08 – *quad 2-input AND* (ou seja, quatro portas AND de duas entradas)
- 74HC32 – *quad 2-input OR*
- 74HC86 – *quad 2-input XOR*

5.4.1 Alimentação

Portas lógicas são circuitos eletrônicos e precisam ser alimentados eletricamente para funcionar. No 74HC08 por exemplo, o pino 14 deve ser ligado ao terminal positivo da fonte de tensão e o pino 7 ao terminal negativo, como ilustra a Figura 5.7. O lado do pino 1 costuma ser indicado por um chanfro ou por um ponto.




Figura 5.7 Alimentação elétrica do integrado 74HC08.

Na Figura 5.7, não estão desenhadas as ligações entre os pontos V_{DD} da fonte e do CI para deixar o diagrama mais limpo, e o mesmo acontece com os pontos de GND . Nos diagramas elétricos, costumam-se representar os pontos ligados à tensão de alimentação (V_{DD}) por uma seta para cima. O tradicional símbolo “ \perp ” (*terra*) representa os pontos ligados ao negativo da fonte, a qual atribuímos a tensão de 0 V.

As letras “HC” presentes no código dos componentes indicam que estes fazem parte de uma sub-família tecnológica do padrão CMOS. Esses componentes devem ser alimentados com uma tensão entre 2 a 6 V (confira nos anexos III ou IV). Na figura, temos $V_{DD} = 5$ V, que é a tensão que usaremos no laboratório.

Nota 1: por coincidência, os pinos de alimentação são os mesmos nos quatro componentes que usaremos, mas isso não vale para qualquer CI – sempre consulte o *datasheet* do componente.

Nota 2: neste texto chamamos a tensão de alimentação de V_{DD} , que é mais apropriado para componentes CMOS. Nos *datasheets* anexos, a tensão de alimentação é chamada de V_{CC} , que é uma herança da tecnologia anterior ao CMOS, denominada *TTL* (*Transistor-Transistor Logic*).

5.4.2 Níveis lógicos e entradas em aberto

Como dissemos, um componente 74HC entende tensões próximas a 0 V em suas entradas como nível *LOW*. Assim, para impor nível lógico *L* em uma entrada, basta ligá-la a 0 V (ou seja, à malha de terra do circuito). Já uma tensão próxima à tensão de alimentação V_{DD} corresponde ao nível *HIGH*, e para impor nível lógico *H* numa entrada podemos ligá-la a V_{DD} . É o que ilustra os dois primeiros diagramas da Figura 5.8.

Resta então uma questão instigante: que nível lógico estaria associado a entradas deixadas em aberto? Ou seja, ligadas a NADA?

Em termos técnicos, diz-se que uma entrada em aberto se encontra no estado de *alta impedância*. E a resposta para a pergunta é: por motivos construtivos, no padrão HC uma entrada em alta impedância é interpretada como uma entrada em nível *LOW*. Assim, na porta AND à direita da Figura 5.8, o “×” indica que as entradas estão em aberto e a saída esperada será $L \cdot L = L$.




Figura 5.8 Porta AND com entradas fixas em L e saída em L (à esquerda) e entradas fixas em H e saída em H (centro). Com entradas em aberto, o nível de saída *esperado* é L (direita).

No entanto, deixar uma entrada em aberto não é o mesmo que ligá-la 0 V. A condição de alta impedância deixa a entrada susceptível a ruído e interferências. Como não se garante o nível de tensão na entrada, o nível lógico pode mudar inesperadamente.

Em um bom projeto, as entradas não usadas de um componente NÃO DEVEM ser deixadas em aberto, mas ligadas a 0 V ou V_{DD} , conforme o caso.

5.5 Diagrama Lógico

A Figura 5.9 mostra o esquema de um circuito que implementa uma função XOR de duas entradas, segundo a expressão 5.1. Um esquema como este é chamado de *diagrama lógico* – ou, carinhosamente, *DL*. O circuito utiliza três CIs. O 74HC04, por exemplo, contém seis portas NOT em seu interior, sendo que apenas duas delas (indicadas por U1a e U1b) são usadas. Veja o *datasheet* desse componente em anexo.

O DL da Figura 5.9 exemplifica algumas boas normas de documentação de circuitos lógicos:

- Os componentes possuem um identificador (U1, U2, U3) e o respectivo código comercial (74HCxx).
- Múltiplas portas de um mesmo CI são diferenciadas por letras (U1a, U2b, etc).
- Os pinos dos CIs ligados às portas estão numerados
- Os sinais mais importantes são identificados por nomes (A , $/A$, etc)

Incluímos também símbolos para representar as chaves (quadrados) que fornecem os sinais de entrada e o led (círculo) que é acionado pela saída do circuito. Adote essa prática ao fazer os diagramas pedidos no pré-relatório e no relatório. Isso vai facilitar sua vida na hora de montar e testar o circuito.

Nota: outra boa prática de projeto – a chamada *representação hierárquica*, será explicada mais a frente.




Figura 5.9 Diagrama lógico de um circuito XOR construído com portas elementares

Preste atenção nos detalhes para desenhar as portas corretamente!

- Porta AND: entrada reta e saída **arredondada**.
- Porta OR, entrada curva e saída **pontiaguda**!

5.6 Tabela da Verdade

A Tabela 5.1 é a chamada *tabela da verdade* completa do circuito. Ela contém o valor das saídas de cada porta lógica para cada combinação possível de entradas. Como você pode ver, a saída do circuito (pino 3 do componente U3) atende a definição da função XOR, dada na tabela da Figura 5.6.

Tabelas da verdade completas como essa são muito úteis para localizar defeitos em circuitos lógicos. Por exemplo, se fazemos $A = 0$ e $B = 0$ no circuito da Figura 5.9 e a saída resulta em 1, uma ou mais portas estão com defeito ou pode haver algum mal contato. Nestas condições, podemos verificar o valor da saída de cada porta lógica, em busca das que não reproduzem o valor previsto na Tabela 5.1.

Tabela 5.1 Tabela da verdade completa do circuito da Figura 5.9.

A	B	$\neg A$ (U1 pino 2)	$\neg B$ (U1 pino 4)	$A \cdot B$ (U2 pino 3)	$\neg(A \cdot B)$ (U2 pino 6)	$A \cdot B + \neg(A \cdot B)$ (U3 pino 3)
0	0	1	1	0	0	0
0	1	1	0	0	1	1
1	0	0	1	1	0	1
1	1	0	0	0	0	0

5.7 Introdução à Álgebra de Boole

As funções lógicas AND e OR constituem uma álgebra, denominada *Álgebra de Boole*. É por esse motivo que as representamos matematicamente pelos habituais operadores algébricos ‘ \cdot ’ e ‘ $+$ ’ respectivamente.

A definição formal da álgebra determina que o seu conjunto domínio inclua pelo menos dois elementos: 0 (elemento neutro da operação ‘ $+$ ’) e 1 (elemento neutro da operação ‘ \cdot ’). No caso particular em que o conjunto de domínio é composto por apenas 0 e 1, temos a *Álgebra de Chaveamento*, que constitui a base teórica dos sistemas digitais.

Como toda boa álgebra, a álgebra de Boole pode ser formalmente definida por um conjunto de postulados (ou axiomas), a partir do qual derivam-se propriedades e teoremas que constituem uma “caixa de ferramentas” para manipular expressões algébricas. A seguir listamos algumas propriedades básicas, que você pode confirmar analisando as tabelas da verdade das funções elementares (seção 5.1).

$$\text{Elemento neutro} \begin{cases} 1 \cdot a = a \cdot 1 = a \\ 0 + a = a + 0 = a \end{cases} \quad (5.2)$$

$$\text{Complemento} \begin{cases} a \cdot \bar{a} = \bar{a} \cdot a = 0 \\ a + \bar{a} = \bar{a} + a = 1 \end{cases} \quad (5.3)$$

$$\text{Comutatividade} \begin{cases} a \cdot b = b \cdot a \\ a + b = b + a \end{cases} \quad (5.4)$$

$$\text{Idempotência} \begin{cases} a \cdot a = a \\ a + a = a \end{cases} \quad (5.5)$$

$$\text{Absorção} \begin{cases} 0 \cdot a = a \cdot 0 = 0 \\ 1 + a = a + 1 = 1 \end{cases} \quad (5.6)$$

$$\text{Involução} \quad \overline{(\bar{a})} = a \quad (5.7)$$

$$\text{Distributividade} \begin{cases} (a + b) \cdot c = a \cdot c + b \cdot c \\ (a \cdot b) + c = (a + c) \cdot (b + c) \end{cases} \quad (5.8)$$

A segunda igualdade da propriedade 5.8 pode causar estranheza, pois mostra que a operação ‘ $+$ ’ é distributiva sobre a operação ‘ \cdot ’ na álgebra de Boole.

5.8 Verificador de Paridade

Vamos ver um aplicação da função XOR. É comum sistemas digitais trocarem informações entre si, e uma mensagem está sempre sujeita a ser recebida com erros devido a mal contato, ruído ou interferência eletromagnética.

O mecanismo de paridade é o seguinte: o emissor envia ao receptor uma mensagem de n bits e mais um bit adicional chamado *bit de paridade*, que é função dos n bits da mensagem propriamente dita.

Existem dois tipos de paridade: par e ímpar. Na paridade par, o bit de paridade é ajustado para que os $n + 1$ bits (n bits da mensagem + 1 bit de paridade) tenham sempre um número par de bits iguais a um. Na paridade ímpar, o bit de paridade é ajustado para que os $n + 1$ bits tenham um número ímpar de ‘uns’. O bit de paridade ímpar, obviamente, é o complemento do bit de paridade par.

Considere por exemplo a mensagem **0001** ($n = 4$ bits). Adotando-se paridade **par**, a mensagem seria transmitida como **00011** – com o bit de paridade igual a 1 para que o número total de ‘uns’ transmitidos seja par (dois, neste caso). Analogamente, no caso de paridade ímpar, transmitir-se-ia **00010**.

Se a mensagem for recebida sem erros, o bit de paridade estará coerente com os n bits recebidos. Caso

contrário, isso não acontece. Note que erros em até um bit são detectados, mas não há como corrigi-los. Ao detectar um erro, o receptor deve solicitar a retransmissão da mensagem ou ignorá-la.

A paridade par, que denotaremos por PP , é gerada com uma operação XOR entre todos os bits da mensagem, e a paridade ímpar (PI) é simplesmente o complemento desta operação.

$$PP = b_{n-1} \oplus b_{n-2} \oplus \dots b_0, \quad (5.9)$$

$$PI = \overline{PP} = \overline{b_{n-1} \oplus b_{n-2} \oplus \dots b_0}. \quad (5.10)$$

Note que para implementar essas funções seriam necessárias portas XOR de várias entradas, o que não é comum. Por exemplo, cada porta do CI 74HC86 possui apenas duas entradas. Isso não é problema, sabendo que a função XOR é *associativa*! Ou seja,

$$b_2 \oplus b_1 \oplus b_0 = (b_2 \oplus b_1) \oplus b_0 = b_2 \oplus (b_1 \oplus b_0).$$

5.9 Somador Binário Completo

O somador completo – ou *full adder*, é um circuito digital com três bits de entrada (x , y e c_{in}) e dois bits de saída (c_{out} e s). O esquema desse circuito e a tabela da verdade estão na Figura 5.10.

x	y	c_{in}	c_{out}	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Figura 5.10 Somador completo e sua tabela da verdade

Repare que as saídas c_{out} e s compõem um número em binário de dois bits de 00 a 11 (0 a 3 em decimal) que corresponde à **soma aritmética** dos valores (0 ou 1) dos três bits de entrada! Por exemplo, para $x=0$, $y=1$ e $c_{in}=1$ a soma desses três bits em binário é $0 + 1 + 1 = 10$ (2 em decimal), que é representado nas saídas por $c_{out}=1$ e $s=0$.

Nota: os nomes das entradas e as saídas podem parecer estranhos, mas lembre-se que são apenas nomes – a princípio, podem ser escolhidos arbitrariamente. No entanto veremos mais adiante que há um motivo importante para chamá-los assim.

Você saberia dizer qual é a função lógica correspondente ao bit de saída s ? Aí vai uma dica.

Como s é o bit menos significativo do resultado, seu valor será igual a 1 somente quando a soma for ímpar. Ou seja, quando houver um número ímpar de entradas em 1. Portanto... s será um detector de paridade ímpar – um XOR de todas as entradas, como vimos na seção 5.7.

$$s = x \oplus y \oplus c_{in}. \quad (5.11)$$

A equação do bit c_{out} é menos óbvia. Por ser o bit mais significativo da soma, podemos concluir que c_{out} será igual a 1 sempre que a soma resultar maior ou igual a dois (10 em binário). Portanto, c_{out} deve detectar situações em que pelo menos 2 das entradas sejam iguais a 1. Ou seja, c_{out} é 1 quando: x e y valem 1, ou x e c_{in} valem 1, ou y e c_{in} valem 1. Matematicamente, temos

$$c_{out} = x.y + x.c_{in} + y.c_{in}. \quad (5.12)$$

Analisando as equações 5.11 e 5.12, vemos que saídas s e c_{out} podem ser implementadas por meio de dois circuitos independentes, sem que partes de um sejam aproveitadas para implementar o outro (iremos montá-las dessa maneira no laboratório). Assim podemos representar cada delas por um símbolo próprio, como mostra a Figura 5.11.




Figura 5.11 Símbolos lógicos das funções c_{out} (à esquerda) e s .

5.10 Somador de n bits.

Como construir então um circuito para somar dois números binários de n bits cada? Por extensão, podemos definir o somador completo de n bits, cujo símbolo lógico é mostrado na Figura 5.12.




Figura 5.12 Símbolo do somador completo de n bits.

Sendo $a[n-1:0] = a_{n-1} a_{n-2} \dots a_0$ e $b[n-1:0] = b_{n-1} b_{n-2} \dots b_0$ dois números em binário de n bits, o somador gera um número $s[n:0] = s_n s_{n-1} \dots s_0$ de $n+1$ bits como resultado da soma aritmética dada por

$$s[n:0] = a[n-1:0] + b[n-1:0] + c_0.$$

O bit de entrada c_0 (chamado de *carry-in*) permite somar um ao resultado da soma fazendo-se $c_0 = 1$.

Para entender como esse somador funciona, vamos fazer manualmente a soma em binário “11 + 11 = 110” (em decimal, “3 + 3 = 6”), desconsiderando a entrada c_0 para simplificar. Fazendo a soma “coluna a coluna” da forma que faríamos para somar dois números em decimal, temos o procedimento ilustrado na Figura 5.13.

$$\begin{array}{r} 1 \\ + 1 \\ \hline 1 \end{array}$$

Figura 5.13 Exemplo de soma binária de 2 números de 2 bits

Na primeira coluna da direita, temos a soma dos bits menos significativos “1 + 1” que resulta em “10” (2 em binário), sendo que o “0” compõe o resultado da soma da coluna e o “1” é o *vai-um*. Esse vai-um passa a ser o *vem-um* da segunda coluna e deve ser somado aos dois bits dessa coluna, de forma que temos “1 + 1 + 1 = 11” (3 em binário). Isso gera novo vai-um, que passa para a terceira coluna, e assim por diante. Elementar, não?

Conclusão: é possível construir um somador de n bits usando n somadores completos de um bit da Figura 5.10, nos quais a saída s fornece o i -ésimo bit do resultado da soma e a saída c_{out} gera o vai-um da coluna $i+1$. A entrada c_{in} é conhecida como *carry-in* (vem-um) e a saída c_{out} é chamada de *carry-out* (vai-um). Para construir o somador de n bits basta conectar a saída *carry-out* de um somador à entrada *carry-in* do mais significativo seguinte, como mostra a Figura 5.14. Essa solução é conhecida como *ripple-carry*.




Figura 5.14 Somador *ripple-carry* de n bits.

Cabe uma ressalva importante: apesar de funcionar, o somador *ripple-carry* não é usado na prática devido ao problema de *atraso de propagação*. Como as saídas de cada somador completo levam algum tempo para se estabilizarem após uma variação nas entradas, o bit mais significativo da soma somente se estabiliza após n vezes esse atraso de propagação. A solução envolve circuitos dedicados para calcular em paralelo cada um dos bits de *carry-in*, os chamados *Geradores de Vai-Um*.

5.11 Representação Hierárquica

Vamos aproveitar o somador completo de n bits para ilustrar uma prática importante de documentação de circuitos digitais: a *representação hierárquica*.

No topo da hierarquia, o somador é representado pelo símbolo da Figura 5.12, que contém apenas os sinais de entrada e saída, sem mostrar qualquer detalhe da implementação (a famosa “caixa-preta”). Descendo um nível de hierarquia – isto é, de detalhamento, temos a Figura 5.14 que mostra como implementar o “somador de n bits”

usando-se n exemplares do circuito “somador de um bit”.

Note na Figura 5.14 que os somadores de um bit são representados por símbolos lógicos (as “caixas pretas” deste nível), todos iguais. Detalhe de (boa) documentação: do lado de dentro dos símbolos, aparecem os nomes genéricos das entradas e saídas (sempre os mesmos) e do lado de fora indicam-se os nomes dos sinais do circuito. **Siga esse padrão** quando for desenhar os seus diagramas lógicos!

Descendo mais um nível, tem-se que cada somador de um bit por sua vez é composto por dois circuitos: c_{out} e s_i , cujos símbolos são mostrados na Figura 5.11. Por fim, o nível mais baixo de detalhamento mostraria o diagrama lógico desses circuitos na forma de portas lógicas – mas isso fica para você fazer no pré-relatório.

5.12 Materiais e Equipamentos

5.12.1 O *proto*board

Nesta experiência usaremos um *proto*board mais simples, ilustrado na Figura 5.15. Essa barra não dispõe das trilhas horizontais superior e inferior que usamos normalmente como trilhas de alimentação.





Figura 5.15 Barra de conexões *proto*board

As setas indicam de que forma os pontos estão conectados internamente entre si por lâminas metálicas condutoras. Uma trilha vertical de 5 furos na posição (A-A' ou B-B') NÃO ESTÁ em curto com outras trilhas paralelas a ela e também NÃO HÁ conexão entre trilhas verticais A-A' e B-B' de cada lado da fenda.

5.12.2 Placa XLA

No laboratório, usaremos a placa XLA mostrada na Figura 5.16 para montar e testar os circuitos digitais. Ela contém vários componentes, mas para esta experiência precisaremos apenas do *proto*board, das chaves e leds.



Chaves SW1 a SW8
Figura 5.16 Placa didática XLA

Como fonte de alimentação, usa-se um conversor de entrada 127 V AC e saída **5 V DC** nominais.

A placa contém oito chaves do tipo liga-desliga na parte inferior, numeradas de SW1 a SW8. Na barra de terminais situada logo abaixo do *protoboard*, há um ponto ligado a cada uma delas. Num ponto tem-se 0 V (nível *LOW*) quando a chave correspondente está desligada e 5 V (nível *HIGH*) quando ligada. A chave permanece desligada quando posicionada para frente e é ligada quando acionada para trás. Os oito leds, numerados de LD1 a LD8, se encontram na parte inferior direita da placa. Para cada led também há um ponto correspondente na barra de terminais. Aplicando-se uma tensão de 5 V a um ponto, acende-se o led correspondente.

Atente também para os pontos “VDD” e “GND” na barra de terminais da Figura 5.16 (indicados pelas linhas pontilhadas). Em VDD tem-se a **tensão de alimentação de 5 V** e em GND tem-se 0 V. Use-os para alimentar os CIs montados no *protoboard*.

5.13 Pré-Relatório e Relatório

A Parte B da apostila contém dois tipos de itens que você deverá responder:

- **Exercícios:** constituem o *pré-relatório*; podem ser feitos antes da aula, mas recomendamos que sejam feitos com antecedência para que se possa aproveitar melhor o tempo no laboratório.
- **Anotações:** devem ser feitas individualmente *durante* a aula e constituem o *relatório*.

ATENÇÃO: leia as atividades da PARTE B e não apenas os enunciados dos exercícios do pré-relatório

Muitos detalhes necessários para fazer os exercícios estão descritos nas atividades em que se inserem. Além disso, você já terá uma noção do que deverá fazer e perderá menos tempo com a leitura durante a aula.