Departamento de Engenharia Elétrica e de Computação - EESC-USP

SEL/EESC-USP Grupo de Sistemas Digitais

SEL-415 Introdução à Organização dos Computadores

Totem Pole, Coletor Aberto e Tristate

Aula 3

Profa. Luiza Maria Romeiro Codá

Implementação do Sistema microprocessado



Circuito utilizado como interface para dispositivos de saída

O microprocessador (CPU) quando envia um dado para um *Dispositivo de Saída*(Leds, displays, monitores,etc), para ser possível a visualização desse dado pelo usuário, é necessário que esse dado seja armazenado em registradores



Interface para dispositivos de entrada

Dispositivo de entrada ex: chaves

Interfaces para Dispositivos de saída contém **Registradores**

Dispositivo de saída ex: LEDs

Exercício sobre Interfaces de saída

Considere que um microprocessador de com 16 linhas de endereços e 8 bits de duto de dados deve enviar informação(dados) para um dispositivo de saída constituído por 3 LEDs. Cada LED recebe informação de um bit do duto de dados do microprocessador (D0, D2 e D4). Faça o *hardware* de maneira a garantir que a comunicação ocorra sem conflito na transmissão dos dados e que possibilite ao usuário a visualização dos desses dados nos LEDs.

Determine qual a faixa de endereço que o microprocessador pode enviar para endereçar os 3 LEDs.

OBS: considere que esse dispositivo de saída (3 Leds) ocupa apenas uma posição no espaço de endereçamento do microprocessador. O endereço desse dispositivo é de livre escolha.

Indique quais saídas do decodifivador que podem ser usadas como sinal de seleção

Circuitos disponíveis: 1 CI 7442 e 1 CI com 8 FFs tipoD**.**



decodificador de 4x10 com saída ativa em '0'

Registrador tipo D



8 FFs tipo D
se CK='1' saída Qn recebe entrada Dn

Resolução do Exercício

Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída

Como o endereço que o microprocessador vai endereçar o dispositivo é de livre escolha, por ser um dispositivo de saída que ocupa apenas uma posição, utiliza-se o decodificador 7442 de tal maneira a dividir o espaço de endereçamento do microprocessador em porções menores possíveis. Como na entrada D do 7442 deve ser conectada à saida de uma porta AND cujas entradas são/RD e /WR, só restam as outras 3 entradas(C,B e A). 3 entradas divide os espaço de endereçamento de 64Kx8 em espaços de 8Kx8 .

As saídas do decodificador que podem ser usadas como sinal de seleção são Y0 a Y7



Entradas do 7442				saídas
D	C	B	A	Y
0	0	0	0	Y0
0	0	0	1	Y1
0	0	1	0	Y2
0	0	1	1	Y3
0	1	0	0	Y4
0	1	0	1	Y5
0	1	1	0	Y6
0	1	1	1	Y7

Resolução do Exercício

Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída



Resolução do Exercício

Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída

A entrada D do 7442 será sempre =‘0’ quando microprocessador for fazer uma leitura(/RD=‘0’) ou uma escrita(/WR=‘0’) e portanto, as saídas do decodificador que podem vir a ser ativas são de y0 a y7.
A interface (registrador tipo D) está ligado à saída Y7 do decoder 7442. portanto A15 =‘1’ ,A14=‘1’ e A13=‘1’ para que a saída Y7 esteja ativa (Y3=‘0’)

	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	faixa
Y7	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	**E000H**
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	**FFFFH**

Quando o microprocessador colocar no duto de endreços (A15-A0) qualquer endereço da faixa E000H a FFFFH, a interface em questão (3 LEDs) será selecionada se o sinal /WR for‘0’, ou seja, microprocessador fazendo uma escrita (enviando dados). Pois a entrada CK do registrador tipo D deve ter nível ‘1’ para que os valores dos bits D0, D2 e D4 do duto de dados do microprocessador, os quais estão ligados às entradas D1, D2 e D3 do CI do registrador tipo D, possam ser copiados para as saídas Q1, Q2 e Q3 , que acionam os 3 LEDs .
Os LEDs estão ligados na configuração anodo comum, ou seja, acendem quando um nível baixo(‘0’) for aplicado à seu catodo.

Circuitos utilizados para interface

- Interface para dispositivo de saída(Leds) deve fornecer corrente suficiente para polarizar o LED e manter a informação durante tempo suficiente para ser visualizada (utilizando registradores)

- Interface para dispositivo de entrada (chaves) deve apresentar característica de alto impedância quando o dispositivo não estiver habilitado, de tal maneira a não deteriorar o sinal no duto que está ligado

Estágio da Saída de Portas Lógicas

- Há três tipos de circuito de saída usados em portas lógicas :
  - *totem pole*
  - *coletor aberto*
  - *3- state*

Funcionamento de uma porta lógica



(a)

Fornecimento de corrente

A porta de acionamento fornece corrente para a porta de carga no estado ALTO.



(b)

Absorção de corrente

A porta de acionamento recebe (absorve) corrente da porta de carga no estado BAIXO.

Porta NAND TTL (*totem pole*)



Diodo

- Diodo: junção de dois semicondutores PN
  - Semicondutor tipo P (excesso de lacunas);
  - Semicondutor tipo N (excesso de elétrons);



Funcionamento do diodo: Modelo simplificado

Polarizado diretamente: conduz



Polarizado reversamente: cortado



Transistor de junção bipolar



Tensões e Correntes nos Transistores de junção bipolar NPN e PNP

http://www.arvm.org/exames/trasistor.htm



Modelo simplificado do transistor



Transistor com mais de 1 emissor



Simplificando para compreensão do modelo



Estado	Polarização	Circuito equivalen
Condução		
Bloqueio		

Porta NAND TTL – Saída em "0"



Porta NAND TTL – Saída em "1"



(b) Saída em nível ALTO

Porta NAND TTL – estágio de saída (Totem Pole) representado por chaves



Na fig. a.1.1, Q1 e Q2 operam em oposição, nas regiões de corte e saturação

Na fig. a.1.2 se Q1 ou Q2 estão na saturação, a chave está fechada.



fig. a.1.1 - estágio de saída da porta padrão - configuração "totem pole"



Y= "1" se Q1 "fechada" e Q2 aberta

fig. a.1.2 - representação do circuito da fig a.1 por chaves.

Ligação de Portas lógicas TTL

- Necessidade de compartilhamento de duto (fio)
- Uma saída em alto e outra em baixo conectadas juntas
  ➡ PROBLEMA





Ligação de Portas lógicas TTL

- Se a saída de A = 1 (alto) ⇨ Q_{1A} conduz e Q_{2A} cortado
- Se a saída de B = 0 (baixo) ⇨ Q_{1B} cortado e Q_{2B} conduz

Q_{2B} drenará uma corrente muito alta (representará uma resistência muito baixa comparada a Q_{1A})

DANOS



SOLUÇÃO ➡ remover o transistor ativo dos circ. saída (Q_1) ➡ saída em coletor (dreno) aberto

SEL/EESC-USP Grupo de Sistemas Digitais

CIRCUITO COM SAÍDA EM TOTEM POLE



CIRCUITOS DE SAÍDA EM COLETOR ABERTO

Eliminado na fabricação



CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO



(a)

Porta NAND de 2 entradas com coletor em aberto



(b)

Estados de operação

Q_4 ON ® $V_O = V_{OL} < 0.4$ V

Q_4 OFF ® $V_O = V_{OH} \cong +5$ V

Porta NAND de 2 entradas com colettor em aberto e com resistor *pull up* na saída (Rp)

CIRCUITOS DE SAÍDA EM COLETOR ABERTO



- Com saída em 0 (baixo) ➡ Q conduzindo
- Com saída em 1 (alto) ➡ Q cortado

➡ CIRCUITO ABERTO ➡ necessidade de $R_{p\ (Pull\text{-}up)}$

CIRCUITOS DE SAÍDA EM COLETOR ABERTO



⇨ Se Q conduz ("ligado")
➡ S = 0

⇨ Se Q cortado ("aberto")
➡ S = 1*

- **Com saída em 0 (baixo) ➡ Q conduzindo**
- **Com saída em 1 (alto) ➡ Q cortado ➡ CIRCUITO ABERTO ➡ necessidade de R_p**

* *sem R_p ➡ V_o seria indeterminada (flutuante)*



CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO

Portas de coletor aberto:

- são portas cujo estágio de saída tem somente um transistor.
- Como o coletor do transistor está aberto a porta funcionará corretamente somente quando for conectado um resistor "elevador" externo, Rext.

Essas portas podem ter suas saídas conectadas juntas e ligadas a um resistor comum, cujo valor depende do número de saídas



fig.a.2.1 - Estágio de saída de uma porta coletor aberto



fig.a.2.2 - Portas NAND, 7401, saída coletor aberto, com saídas Y1 eY2 conectadas

CIRCUITOS DE SAÍDA EM COLETOR (DRENO) ABERTO



- ⇨ Se uma ou mais saídas → 0 ➡ S = 0 (o zero "vence")
- ⇨ S = 1 apenas se todas as saídas = 1
- ⇨ Mais lento e maior dissipação de potência do que o TTL normal

CIRCUITOS DE SAÍDA EM COLETOR ABERTO

- EX. DE APLICAÇÕES:
  - ➔ ***Drivers***
  - ➔ *7407 – 30V/40mA*



Saídas 3-State

- Necessidade também de compartilhamento de duto
- Característica ➡ S em
  - Alto
  - Baixo
  - Alta impedância

OE é a entrada de controle do 3-state



Porta Inversora com saída 3-state

Porta Inversora Tri-State



E = 1 → D2 Aberto

⇩

Saída: Inversor normal

E = 0 → D2 Conduz

⇩

Q2, Q3 e Q4 ficam abertos

⇩

Saída: Alta impedância

Saídas 3-State

Estágio de saída de uma porta 3-state



fig. a.3.1 - Estágio de saída de uma porta inversora, representado por chaves

Se En = "0", Q1 e Q2 permanecem abertos e a saída Y fica em alta impedância, estado esse representado pela letra Z .

Saídas 3-State

- Saídas de CIs com *3-state* podem ser conectadas juntas sem causar problemas à velocidade de chaveamento (mesma velocidade dos TTL comuns)

- Quando várias portas *3-state* são ligadas juntas, apenas uma deve ser habilitada por vez! (pode danificar o dispositivo)

Porta inversora Tri-State



HABILIT(E)	ENTRADA	SAÍDA
1	0	1
1	1	0
0	0	Alta imped.
0	1	Alta imped.

Buffers tristate não inversores





$\overline{E}$	x
0	A
1	Alta impedância

(a)

E	x
1	A
0	Alta impedância

(b)

- Tristate usados para conectar algums sinais a um barramento comum;
- Condições para transmitir o sinal B para o barramento.



Conflito no barramento se não for utilizada portas tristate



Buffers tristate não inversores



Entre os diversos dispositivos de entrada e o Microprocessador (ou microcontrolador) deve ser inserido circuitos tristate para que não ocorra deterioração do sinal no duto

Símbolo tristate





Resistor de Pull-up de entrada
Chave tipo Push buttom



- Permite a ligação de teclados, botões, etc..
- Não significa entrada em dreno aberto!
- Alguns microcontroladores têm pull-ups internos para este fim.

Exemplo de Barramento de dados usando Circuitos com saída tri-state



Registrador Tristate



Nota:
▽ indica uma saída tristate

Entradas					Saídas dos FFs
MR	C	$\overline{IE}_1$	$\overline{IE}_2$	D_n	Q
H	X	X	X	X	L
L	L	X	X	X	Q_0
L	⎍	H	X	X	Q_0
L	⎍	X	H	X	Q_0
L	⎍	L	L	L	L
L	⎍	L	L	H	H

Quando $\overline{OE}_1$ ou $\overline{OE}_2$ estão em nível ALTO, a saída está em OFF (alta impedância); entretanto, isso não afeta o conteúdo ou a operação seqüencial do registrador

H = Nível de tensão ALTO
L = Nível de tensão BAIXO
X = irrelevante
Q_0 = saída antes da transição positiva


Apenas a saída de um dos registradores deve ser habilitada de cada vez
DB3 DB2 DB1 DB0
Barramento de dados
74HC173
D3A D2A D1A D0A
O3A O2A O1A O0A
IEA
OEA
CP
MR
74HC173
D3B D2B D1B D0B
O3B O2B O1B O0B
IEB
OEB
Clock
74HC173
D3C D2C D1C D0C
O3C O2C O1C O0C
IEC
OEC
Barramento de dados

Barramento bidirecional



(a)



(b)

Porta Bidirecional Utilizando Tristate



Portas de três estados ("3-state")

c. Exemplo de Circuitos



74LS244



74LS245



74LS373

/1G	Yi
0	Ai
1	Z

/G	/DIR	operação
0	0	Bi para Ai
0	1	Ai para Bi
1	x	Z

Para G= "1'

OC	Qi
0	Q dos FF
1	Z

Representação de um Microprocessador



Exemplo de Aplicação Microprocessador com disipositivo de entrada (chaves)



Exemplo de Aplicação:
dispositivo de entrada (chaves) ligado ao Microprocessador através de interface (circuito tristate)



Como o microprocessador lê de um conjunto de chaves:

- o microprocessador gera um endereço que seleciona uma das interfaces que contem o conjunto de chaves do qual se quer ler;
- O microprocessador gera o sinal de leitura /RD;
- O sinal de seleção /CS mais o sinal de leitura atuam na entrada de controle da interface de forma a habilitar a passagem dos valores das chaves daquele conjunto, para as saídas Qi, e portanto para o duto de dados.
- O microprocessador lê essa informação no final do sinal de leitura e guarda-a internamente num dos registradores internos à CPU

Exeecicio com chaves e LEDs

Implementar a lógica de seleção que possibilite selecionar 2 conjuntos de 4 chaves e 2 conjuntos de 4 LEDs



Exercício com chaves e LEDs

1. Fazer o projeto do hardware da lógica de seleção que possibilite um microprocessador (com 16 linhas de endereços e 8 bits de duto de dados) receber nos bits D1, D2, D3 e D4 do duto de dados o sinal proveniente de um dispositivo constituído por 4 chaves(chaves1) e nos bits D3, D4, D5 e D6 o sinal de um dispositivo constituído de 4 chaves(chaves2)
2. Divida o espaço de endereçamento do microprocessador em faixas menores possível
3. Posicione o dispositivo de entrada chaves1 na faixa de endereço que contém o endereço 6E0CH e o dispositivo chaves2 na faixa que contém o endereço 7000H
4. Para a lógica de seleção tem-se apenas 1 CI 74154, 1 CI 74373 para interfacear o dispositivo chaves1 e 1 CI 74244 para interfacear o dispositivo chaves2.
5. Completar esse projeto possibilitando à esse microprocessador enviar sinais dos bits D2,D3,D4 e D5 do duto de dados para um dispositivo constituído por 4 Leds. Esse dispossitivo deve ser selecionado na faixa que contém o endereço 5A00H. Utilize um CI 74373 como interface.
6. Determine qual faixa de endereço que seleciona cada interface



Resolução: exercício com chaves e LEDs passo a passo

Representando o microprocessador e determinando espaço de endereçamento:



Capacidade de endereçamento do microprocessador:

$2^{16} \times 8 = (2^{10} . 2^{6}) \times 8 = 64K \times 8$

16 linhas de endereços

8 linhas no duto de dados



Espaço de Mapeamento do Microprocessador

Resolução: exercício com chaves e LEDs passo a passo

No decodificador 74154 são utilizadas 4 linhas de endereços dividindo assim o espaço de endereçamento do microprocessador que é de 64Kx8 em 16 espaços de 4Kx8

Obs: só tem-se disponível 1 decodificador, então ele é utilizado para dividir o espaço em menores espaços possível, desta forma utiliza-se as 4 entradas D,C,B e A ligando-as às linhas de endereços A15,A14,A13 e A12, respectivamente, e os sinais de controle /RD e /WR em uma das entradas G do CI 74154



Resolução: exercício com chaves e LEDs passo a passo

O dispositivo Chaves1 envia sinais para os bits D1, D2, D3 e D4 do duto de dados e deve ser posicionado na faixa de endereço que contém o endereço 6E0CH

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
0	**1**	**1**	**0**	1	1	1	0	0	0	0	0	1	1	0	0	– 6E0CH Endereço que pertence à faixa da Chave1
	6				E				0				C			
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	- faixa da Chave1
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	6000H a 6FFFH

⇨ Saida Y6

Resolução: exercício com chaves e LEDs passo a passo

Liga-se o dispositivo chaves1 na saída Y6 do decodificador utilizando a interface 74373 a qual pode funciinar como registrador e/ou tri-state. Como o dispositivo é um dispositivo de entrada(chaves) é necessário que a interface seja um circuito tri-state. Portanto, utiliza-se o CI 74373 com a entrada clock(G) dos registradores sempre habilitada , ou seja em ‘1’, e controla-se a entrada habilitadora de tri-state OC através da saída do decodificador e do sinal de controle /RD. Ou seja, quando o microprocessador for acessar o dispositivo chaves1, deve enviar um endereço que ative a saída Y6 do decofdificador (Y6= ‘0’) e tambérm deve enviar um sinal de leitura (/RD =‘0’), Desta forma liga-se uma porta OR



74LS373

Para G= “1’

OC	Qi
0	Q dos FF
1	Z



Y6	$\overline{RD}$	OC
0	0	0
0	1	1
1	0	1
1	1	1

OC ='0' os valores de entrada que são colocados na chave passam para as saídas do CI74373 que estão ligadas ao duto de dados do microprocessador

Resolução: exercício com chaves e LEDs passo a passo

Dispositivo Chaves1 ligado ao crircuito de seleção



Resolução: exercício com chaves e LEDs passo a passo

O dispositivo Chaves2 envia sinais para os bits D3, D4, D5 e D6 do duto de dados e deve ser posicionado na faixa de endereço que contém o endereço 7000CH

A15 A14 A13 A12 A11 A10 A9 A8 A7A6 A5 A4 A3 A2 A1 A0

0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 – 6E0CH Endereço que pertence à faixa da Chave1



0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 - faixa da Chave1

0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7000H a 7FFFH ⇨ Saida Y7

Resolução: exercício com chaves e LEDs passo a passo

Liga-se o dispositivo chaves2 na saída Y7 do decodificador utilizando a interface 74244 a qual consiste em 4 tri-states controlados pela mesma entrada 1G. Quando 1G='0', as entradas passam para a saída e quando a entrada 1G ='1' a saída fica em alta impedância (Z). Portanto, controla-se a entrada habilitadora de tri-state 1G através da saída Y7 do decodificador e do sinal de controle /RD. Ou seja, quando o microprocessador for acessar o dispositivo chaves2, deve enviar um endereço que ative a saída Y7 do decofdificador (Y7= '0') e tambérm deve enviar um sinal de leitura (/RD ='0'), Desta forma liga-se uma porta OR



/1G	Yi
0	Ai
1	Z



Y7	$\overline{RD}$	1G
0	0	0
0	1	1
1	0	1
1	1	1

$\overline{1G}$ ='0' os valores de entrada que são colocados na chave passam para as saídas do CI74244 que estão ligadas ao duto de dados do microprocessador

Resolução: exercício com chaves e LEDs passo a passo

Dispositivo Chaves2 ligado ao crircuito de seleção



Resolução: exercício com chaves e LEDs passo a passo

Dispositivos Chaves1 e Chves2 ligados ao crircuito de seleção



Resolução: exercício com chaves e LEDs passo a passo

O dispositivo LEDs recebe sinais dos bits D2,D3,D4 e D5 do duto de dados do microprocessador e deve ser posicionado na faixa de endereço que contém o endereço 5A00H

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
0	**1**	**0**	**1**	1	0	1	0	0	0	0	0	0	0	0	0	– 6E0CH Endereço que pertence à faixa da Chave1
		5			A				0				0			
0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	- faixa dos LEDs
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	5000H a 5FFFH

⇨ Saida Y5

Resolução: exercício com chaves e LEDs passo a passo

Liga-se o dispositivo LEDs na saída Y5 do decodificador utilizando a interface 74373 a qual pode funciinar como registrador e/ou tri-state. Como esse dispositivo é um dispositivo de saída(LEDs) é necessário que a interface seja um registrador. Portanto, utiliza-se o CI 74373 com a entrada habilitadora de tri-state (OC) em nível baixo, de tal maneira que a saída está sempre habilitadadores sempre habilitada e, então controla-se a entrada de clock(G) dos Flip-Flops tipo D (registradores) através da saída do decodificador (Y5) e do sinal de controle /WR. Ou seja, quando o microprocessador for acessar o dispositivo LEDs, deve enviar um endereço que ative a saída Y5 do decofdificador (Y5= '0') e tambérm deve enviar um sinal de leitura (/WR ='0'), Desta forma liga-se uma porta NOR



Para G= "1'

OC	Qi
0	Q dos FF
1	Z

Y5	$\overline{WR}$	G
0	0	1
0	1	0
1	0	0
1	1	0

G='1' permite passar os valores das entradas D para as saídas Q intermediárias (Qi), e
OC = '0' possibilita que as entradas Qi
G='1' ocorre quando Y5 estiver ativo (Y5='0'), ou seja, quando o microprocessador selecionar a interface dos LEDs e quando enviar um sinal de escrita(/WR='0')

Resolução: exercício com chaves e LEDs passo a passo

Dispositivo LEDs ligado ao crircuito de seleção



Resolução: exercício com chaves e LEDs
Circuito de Seleção Final



Resolução: exercício com chaves e LEDs

Faixas de endereço que selecionam cada interface

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
0	1	0	1	X	X	X	X	X	X	X	X	X	X	X	X	- LEDS
0	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X	- Chaves1
0	1	1	1	X	X	X	X	X	X	X	X	X	X	X	X	- Chaves2

Em Hexadecimal:
LEDS: 5000H a 5FFFH
Chaves1: 6000H a 6FFFH
Chaves2: 7000H a 7FFFH

Obs: X representa irrelevante.

NOMENCLATURA E TERMOS ESPECÍFICOS

MSB : bit mais significativo

LSB : bit menos significativo

Duto: Conjunto de bits que tem a mesma função

Byte : Conjunto de 8 bits

Nible : Conjunto de 4 bits

H : Hexadecimal

b : Binário

Tamanho da palavra : é o nível primário no qual os dígitos binários são agrupados no micro.

Programa : é uma seqüência de instruções do microprocessador, armazenada na memória em forma binária, elaborada pelo programador, para que o microprocessador execute determinada tarefa.

NOMENCLATURA E TERMOS ESPECÍFICOS (cont.)

Duto de Dados: de 8 bits

transporta uma informação que pode representar:

- Código de uma instrução do microprocessador
- um dado



NOMENCLATURA E TERMOS ESPECÍFICOS (cont.)

Duto de Endereços: de 16 bits

- contém um endereço que indica a localização do dado a ser lido ou gravado.



NOMENCLATURA E TERMOS ESPECÍFICOS (cont.)

Sinal de Clock: é um sinal digital, gerado por hardware, o qual possui uma freqüência específica dependendo do microprocessador. Obs:Um determinado microprocessador pode ter mais de um clock.



Sinal de $\overline{CS}$: é um sinal de seleção, ativo em "0" → seleciona algum dispositivo (ex: memória)



NOMENCLATURA E TERMOS ESPECÍFICOS (cont.)

Sinal de $\overline{RD}$: é um sinal de leitura, ativo em "0" → lê qdo está em nível "0".



Sinal de $\overline{WR}$: é um sinal de gravação, ativo em "0" → grava qdo está em nível "0".



FIM