

PCS 3115
Sistemas Digitais I

Memórias & FPGAs

Prof. Dr. Marcos A. Simplicio Jr.

Memórias

- Dispositivos com grandes capacidade de **armazenamento** de dados
- **Finalidade**: Armazenar dados ou programas de maneira temporária ou definitiva.
- **Aplicações** dependem das características
 - Forma de **acesso**: sequencial ou aleatório?
 - **Velocidade**: quanto mais rápido o acesso, maior a eficiência do sistema como um todo
 - **Funcionalidade**: leitura e escrita ou apenas leitura?
 - **Volatilidade**: dados retidos mesmo se alimentação de energia cortada?

Memórias: Características

○ Tecnologia: Não Semicondutor

– Magnético

- » Ferrite, Fita, Discos (Rígido, Flexível)



– Ópticos

- » CD, DVD, Blu-ray Disc (BD)



○ Tecnologia: Semicondutor

- CMOS: alta densidade, baixo consumo)



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 3

Memórias: Características

○ Acesso a dados

– Sequencial: Fita magnética, CD/DVD



- » Posições de memória em lugares sucessivos



- » Ler ou escrever na posição n requer leitura sequencial de todas as posições anteriores ($n-k, \dots, n-1$)

- Tempo de acesso depende da posição de leitura atual (k) e da posição dos dados (n)



- » Baixo custo, porém baixa velocidade

– Direto ou “Aleatório”: Constituem a maior parte das memórias a semicondutores.

- » Caracterizadas principalmente por possuírem o mesmo tempo de acesso para todas as posições



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 4

Memórias: Características

○ Acesso a dados (cont.)

– Possibilidade de **escrita** (no circuito):

» Memórias de **apenas leitura**: Gravação de conteúdo fora do circuito;



» Memórias de **escrita e leitura**: Conteúdo pode ser lido e alterado durante seu uso no circuito.



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 5

Memórias: Características

○ Retenção dos dados (volatilidade)

– **Voláteis** – Perdem o conteúdo se ficam sem alimentação (ex.: RAM, registradores);



– **Não Voláteis** – Não perdem o conteúdo mesmo, sem alimentação (ex.: EEPROM, Flash, disco).



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 6

Memórias: Observação

○ ROM:

- O termo “ROM” significa “*Read-Only-Memory*”, ou memória somente de leitura
- Porém, ele é comumente usado para indicar **memórias não-voláteis**, incluindo memórias de leitura/escrita...



○ RAM:

- O termo “RAM” significa “*Random-Access-Memory*”, ou memória de acesso aleatório
- Porém, ele é comumente usado para **memórias voláteis de acesso aleatório**



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 7


Memórias: Características (resumo)

- “Tempo de acesso depende da **posição do dado?**”
 - Sim: acesso **sequencial**; Não: acesso **aleatório**.
- “É possível **ler e escrever**, ou apenas ler?”
 - Leitura e Escrita vs. apenas leitura
- “Os dados são perdidos quando **energia é removida?**”
 - Sim: **volátil**; Não: **não-volátil**

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 8


Memórias: Arquitetura

○ Interconexão de memórias com CPU




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 9

Memórias: Arquitetura




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 10

Memórias: Arquitetura




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 11

Memórias: Arquitetura




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 12

Memórias: Arquitetura




Ex.: via de endereços: 011
 via de dados: 1111 → Linha 3 sobrescrita
 comando de escrita

Memórias: Arquitetura



Ex.: via de endereços: 101
 comando de leitura

Memórias: Arquitetura



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 15

Memórias: Capacidade

- **Palavra:**
 - » Nº de bits tratados simultaneamente (escrita/leitura): Típico: 1, 4, 8, 16, 32, 64, 128 ...
- **Nº de Posições:**
 - » Nº de palavras que a memória pode armazenar
 - » Cada posição está associada a um ENDEREÇO.
- **Capacidade:**
 - » Quantidade de bits de uma memória, expressa em:
 - Nº total de bits (ou bytes) ou
 - Nº de posições x Tamanho de palavra em bits ou bytes
 - **Obs.: 1 byte = 8 bits**

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 16

Memórias: Capacidade

– Ex. Capacidade:

- » **Ex.: Memória de** { 1024 posições
palavra de 8 bits

Capacidade = 8192 bits ou **1024 x 8**

Convenção: 1024 = 1ki (ISO 8000)

1 bit = b ; 1 byte = B

→ 8 kib, **1ki x 8 bits, 1ki bytes, 1 kiB**

Obs.: referências antigas adotam 1k = 1024

recomendável

- » **Ex.: Memória de 64 kiB =** { 64 ki posições
palavra de 1 byte

Como expressar?

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 17

Memórias: Capacidade

– Relação entre nº de posições e nº de linhas na Via de Endereços

- » Cada posição => um endereço (acesso direto)

2 posições \Rightarrow 1 linha de endereçamento

4 \Rightarrow 2

\vdots \vdots

2^n \Rightarrow n

Ex: 1ki = 2^{10} = 1024

10 linhas na via de endereço: A0-A9

Ex: 64ki = 2^{16} = 65536


16 linhas na via de endereço: A0-A15

Ex: 1Mi = $2^{??}$

1Gi = $2^{??}$

1Ti = $2^{??}$

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 18



Lógica programável

- **Como implementar um sistema digital?**
 - Circuitos SSI ou MSI: programação via ligação entre os chips
 - Ex.: (de)mux, (de)codificador, somador, ...
 - μ Processador, μ Controlador: programação por linguagem de montagem (“software”)
 - ASICs (“Application Specific Integrated Circuit”): circuito personalizado para aplicação
 - **Dispositivos programáveis** : programação por fusíveis ou transistores especiais
 - Ex.: Memórias, FPGA, CPLD

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 20

Memórias como PLDs

- **Desafio:** use uma memória para implementar a função $f(x) = 2*x \text{ mod } 13$
 - Assuma que x tem 3 bits: 0 a 7
 - Quantos bits de endereço? E de dados?
 - Que valores precisam ser colocados na memória?

Via de Endereços →	0	0	0	0	0	← Via de Dados
	1	0	0	0	1	
	2	0	0	1	0	
	3	0	1	0	0	
	4	1	0	0	0	
	5	0	0	1	1	
	6	0	1	1	0	
	7	1	1	0	0	

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II> PCS 2304 Sistemas Digitais II 21

Memórias como PLDs

- **Objetivo:** use memória para construir um circuito que implemente a seguinte lógica

Entradas			Saídas	
A	B	C	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1



$$F1 = \overline{A}BC + A\overline{B}C + ABC$$


$$F2 = \overline{A}BC + A\overline{B}C + A\overline{B}\overline{C} + ABC$$

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Memórias como PLDs

Memória PROM 3x2

Entradas			Saídas	
A	B	C	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1



$$F1 = \overline{A}BC + A\overline{B}C + ABC$$

$$F2 = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

PLDs modernos: CPLDs e FPGAs


- Com o avanço da microeletrônica, circuitos programáveis mais complexos foram sendo elaborados.
- Circuitos atuais se enquadram em duas categorias:
 - CPLD – “Complex PLD”
 - **FPGA** – “Field Programmable Gate Array”



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

PLDs modernos: Características


- Grande quantidade de lógica programável;
- Registradores pré-implementados para implementar circuitos sequenciais
- Interconexões programáveis entre lógica programável, registradores e entradas e saídas do dispositivo.
 - É possível controlar o roteamento dos sinais dentro do circuito



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

PLDs modernos: FPGAs

- FPGA: estrutura segmentada de conexão



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

PLDs modernos: FPGAs

- **Complexidade:**
 - Podem emular algumas centenas de milhares de portas lógicas.
- **Volatilidade**
 - FPGAs: voláteis (perdem a informação se desligadas).
 - Várias FPGAs são associadas a *PROMs para permitir que informação seja recuperada ao ligar.
- **Programação:** linguagens de descrição de hardware
 - VHDL, Verilog: traduzidas por sintetizador para o conjunto de bits que efetivamente programa o circuito

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Componentes


- Compostas por:
 - CLBs (*Configurable Logic Blocks*): blocos lógicos que executam funções lógicas
 - IOBs (*Input/Output Buffers*): interface com mundo externo
 - Interconexões programáveis: conecta CLBs e IOBs



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Componentes

- Diagrama de blocos do Xilinx Spartan



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: CLBs

- CLBs por sua vez são compostos de:
 - LUTs (*lookup tables*): implementam lógica combinatória
 - Flip-flops: implementam funções sequenciais
 - Multiplexadores: conectam LUTs e flip-flops

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: CLBs

- 3 LUTs:
 - LUT-F (4 x 1-bit)
 - LUT-G (4 x 1-bit)
 - LUT-H (3 x 1-bit)
- 2 saídas “registradas”
 - XQ e YQ
- 2 saídas combinatórias
 - X e Y



Xilinx Spartan

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: LUTs

- LUT-N: uma tabela-verdade de N entradas e 2^N posições de 1 bit.
 - Programar uma LUT significa preencher os valores da tabela-verdade.
 - LUT com 4 entradas → 16 posições possíveis
 - Pode emular 2^{16} (~64 mil) funções booleanas distintas.
 - FPGAs comerciais podem conter LUTs de até 6 entradas (mais de 16 bilhões de funções emuláveis).
- Implementadas usando MUXes:

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 1:




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 1: Programação de F1

A	B	C	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 1: Programação de F2


A	B	C	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 2: programação das funções X e Y na Xilinx Spartan:
 - $X = A'B'C + ABC'$
 - $Y = AB'$



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 2: programação das funções X e Y na Xilinx Spartan:

– $X = A'B'C + ABC'$



– $Y = AB'$

	(A)	(B)	(C)	(X)
F4	F3	F2	F1	F
X	0	0	0	0
X	0	0	1	1
X	0	1	0	0
X	0	1	1	0
X	1	0	0	0
X	1	0	1	0
X	1	1	0	1
x	1	1	1	0

	(A)	(B)	(Y)	
G4	G3	G2	G1	G
X	X	0	0	0
X	X	0	1	0
X	X	1	0	1
X	X	1	1	0

Programa na LUT-G

Programa na LUT-F




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- Exemplo 2: programação das funções X e Y na Xilinx Spartan:

– $X = A'B'C + ABC'$

– $Y = AB'$



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: LUTs

- LUTs de 4 entradas: como calcular funções com maior número de variáveis?
 - Resposta: associando 2 ou mais LUTs.
 - Por exemplo, vamos calcular a função:
 - $X = A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H$
 - Para isso precisamos inicialmente dividir a função em subfunções:
 - $X_1 = A \cdot B \cdot C \cdot D$
 - $X_2 = E \cdot F \cdot G \cdot H$
 - $X = X_1 \cdot X_2$
- 3 LUTs**

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs


- Vamos configurar:
 - LUT-G para calcular $X_1 = A \cdot B \cdot C \cdot D$
 - LUT-F para calcular $X_2 = E \cdot F \cdot G \cdot H$
 - LUT-H para calcular $X = X_1 \cdot X_2$



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: LUTs

- LUT-G: $A \cdot B \cdot C \cdot D$
- LUT-F: $E \cdot F \cdot G \cdot H$
- LUT-H: $A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H$



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: LUTs

- Usando associações, cada CLB Spartan pode calcular funções de até 9 variáveis.
- E para calcular funções de mais variáveis?
 - **Associam-se alguns CLBs**, por meio das saídas combinatórias.
- Nota: ao se associar diversos CLBs, existe uma **redução na frequência máxima**
 - Afinal, sinal deverá atravessar um número maior de LUTs...

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: Interconexões Programáveis

- Permitem conexão entre os CLBs
- Configuráveis de acordo com necessidade





© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


FPGAs: Interconexões Programáveis



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II




FPGAs: Interconexões Programáveis




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Interconexões Programáveis




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Interconexões Programáveis




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Interconexões Programáveis



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

FPGAs: Interconexões Programáveis



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II


Projeto Lógico com FPGAs

- O projeto lógico com FPGA em geral envolve o seguinte fluxo de atividades:
 - Uso de ferramenta CAD para projeto e implementação de sistema digital, com entrada através de desenho esquemático e/ou HDL.
 - Usuário simula o projeto.
 - Ferramenta de síntese converte código para hardware e mapeia na FPGA.
 - Ferramenta faz download da configuração na FPGA.
 - Isso programa CLBs e conexões entre CLBs e IOBs.

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs

- A síntese de código HDL é feita seguindo os passos:



- **Tradução:** comandos VHDL são traduzidos para blocos de circuito lógico seguindo padrões pré-definidos pelo programa de síntese.
- **Otimização:** blocos padronizados são analisados com o intuito de otimizar o circuito sintetizado segundo critérios estabelecidos pelo projetista.
- **Mapeamento:** circuito lógico é mapeado nos componentes básicos disponíveis na tecnologia escolhida. Os blocos lógicos são mapeados nos blocos típicos da FPGA do componente alvo.
- **Posicionamento:** blocos lógicos da FPGA identificados na etapa anterior são posicionados dentro daqueles disponíveis na FPGA alvo.
- **Roteamento:** interligações entre os blocos lógicos previamente posicionados criam o circuito final.

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II



Projeto Lógico com FPGAs: VHDL

- A tradução de comandos VHDL para implementação em FPGA segue as seguintes regras:
 - **Atribuições:** pode implicar na utilização de um registrador mesmo quando não desejado.
 - **Case:** usam multiplexadores para compor os casos especificados. Se nem todas as alternativas forem especificadas, a síntese usa também um registrador.
 - **If:** usam multiplexadores.
 - **Comparações:** usam componentes aritméticos e comparadores.
 - **Operações funcionais:** usam componentes lógicos e aritméticos, registradores e comparadores, dependendo da operação.

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs: VHDL

- Alguns comandos VHDL e suas traduções em FPGA
 - Lembrando: portas lógicas são implementadas com LUTs
- Em casos mais complexos o circuito sintetizado pode variar dependendo de parâmetros e requisitos de otimização (desempenho ou área).




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs: VHDL

- Síntese de **with-select** ou **case**
 - Em princípio, usam MUXes

```
signal sel : std_logic
with sel select
  saida <= ent0 when '0',
         ent1 when '1',
         "0000" when others;
```




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs: VHDL

- Síntese de **with-select** ou **case**
 - Em princípio, usam MUXes.
 - Podem usar registradores para manter valor anterior se nem todos os casos forem especificados
 - Esses circuitos “com memória” (denominados “sequenciais”) são temas da disciplina de Sistemas Digitais II

```
signal sel : std_logic
with sel select
saida <= ent1 when '1';
```




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs: VHDL


- Síntese de **with-select** ou **case** :

```
process (a)
begin
case a is
when 0 => b <= 1 ;
when 1 => b <= 3 ;
when 2 => b <= 0 ;
when 3 => b <= 1 ;
end case;
end process;
```

Sem otimização:



Com otimização:




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Projeto Lógico com FPGAs: VHDL

- Comparações devem ser usadas com cuidado.
 - **Comparações de inteiros** usam blocos grandes de circuito, pois não existe forma trivial de fazê-las:


```
if (A <= B) then
```



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Exercício 1

- Implementação de um display de 7 segmentos usando: (1) memória e (2) FPGA



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Exercício 2a

- Implemente a arquitetura do verificador de faixas de magnitude de 4 bits abaixo, usando **with-select**



entrada	saida
0000 a 0011	100
0100 a 1001	010
1010 a 1111	001
valor desconhecido	000


```
architecture arch of checkMag is
begin
  with entrada select
    saida <= "100" when "0000"|"0001"|"0010"|"0011",
              "010" when "0100"|"0101"|"0110"|"0111"|"1000"|"1001",
              "001" when "1010"|"1011"|"1100"|"1101"|"1110"|"1111",
              "000" when others; -- "catch all"
end arch;
```

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

61

Exercício 2b

- Reimplemente a arquitetura do verificador de faixas de magnitude usando **comandos de comparação**
 - O circuito criado é mais ou menos eficiente do que o do item 2a?



entrada	saida
0000 a 0011	100
0100 a 1001	010
1010 a 1111	001
valor desconhecido	000

```
architecture arch of checkMag is
-- sinal extra para enxergar entrada como "unsigned"
signal u_entrada : unsigned(3 downto 0);
begin
  u_entrada <= unsigned(entrada);
  saida <= "100" when u_entrada <= "0011" else
           "010" when u_entrada >= "0100" and u_entrada <= "1001" else
           "001" when u_entrada >= "1010" else
           "000"; -- "catch all": omissão pode levar sintetizador a
                 -- inserir registrador para guardar valor da saída
end arch;
```

Eficiência:
1 MUX 16:1 → 4 comparadores...

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

62

Exemplo/Exercício 3

- Programar o módulo do jogo River Raid (Atari) que constrói o mapa base do jogo (terra e mar)
 - Entrada (8 bits): pos, a posição do mapa
 - Saídas (16 bits): 0 para terra, 1 para água
 - ➔ Se o módulo que define a entrada for um contador simples: (1) qual o tamanho da memória? (2) Qual o #máximo de quadros antes do cenário se repetir?

“quadro”

11	0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	0	0
10	0	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0
9	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
8	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
7	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
6	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
5	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	
4	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0	
3	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	
2	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Exemplo/Exercício 3

- Programar o módulo do jogo River Raid (Atari) que constrói o mapa base do jogo (terra e mar)
 - Entrada (8 bits): pos, a posição do mapa
 - Saídas (16 bits): 0 para terra, 1 para água
 - ➔ Se o módulo que define a entrada for um contador simples: (1) qual o tamanho da memória? (2) Qual o #máximo de quadros antes do cenário se repetir?

11	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0
10	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0
9	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0
8	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0
7	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0
6	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0
5	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0
4	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0
3	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0
2	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

- 1) 256 x 16 bits = 4Kib
- 2) 256 quadros: depois o contador reinicia

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Exemplo/Exercício 3

- Programar o módulo do jogo River Raid (Atari) que constrói o mapa base do jogo (terra e mar)
 - Entrada (8 bits): pos, a posição do mapa
 - Saídas (16 bits): 0 para terra, 1 para água
 - ➔ Se o módulo que define a entrada puder ler posições aleatórias da memória: usando uma memória 256x16 bits, qual o #máximo de quadros distintos?

11	0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	0	0
10	0	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0
9	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	
8	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
7	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
6	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	
5	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	
4	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0	
3	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	
2	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	

Resp.: 256 quadros:, pois é 1 por posição da memória

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.I> PCS 2304 Sistemas Digitais II

Lição de Casa

- Leitura Obrigatória:
 - Capítulo 9 do Livro Texto.
- Exercícios Obrigatórios:
 - Capítulo 9 do Livro Texto.

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II> PCS 2304 Sistemas Digitais II 66

Memórias “por dentro”: exemplos

APÊNDICE

67

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 67

4. Tipos de Memórias a Semicondutor: ROM


Ex.: ROM de 4 palavras de 4 bits

E ₁	E ₀	D ₃	D ₂	D ₁	D ₀		S ₃	S ₂	S ₁	S ₀	D ₃	D ₂	D ₁	D ₀
0	0	1	0	1	1		0	0	0	1	1	0	1	1
0	1	0	1	1	0	=>	0	0	1	0	0	1	1	0
1	0	1	1	1	1		0	1	0	0	1	1	1	1
1	1	1	0	0	0		1	0	0	0	1	0	0	0
End.		Dados					Seleção Interna				Dados			

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 68

4. Tipos de Memórias a Semicondutor: ROM


Ex.: ROM de 4 palavras de 4 bits



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 69

4. Tipos de Memórias a Semicondutor: ROM

Ex.: ROM de 4 palavras de 4 bits




© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 70

4. Tipos de Memórias a Semicondutor: ROM

Inconveniente: S_i deve ter alto *fan-out*.

Solução: Transistor $\rightarrow I_c$ drenada da fonte, reduzindo corrente $I_b = (I_c/\beta)$ drenada de S_i



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 71

4. Tipos de Memórias a Semicondutor: MROM

MROM – Mask-programmed ROM

– Características:

- » Programada na fabricação do circuito integrado
- » As informações são armazenadas conectando ou desconectando o *Gate* fonte de um transistor MOSFET à coluna de saída (MROM MOS).
- » Programação na etapa de metalização do circuito: uma **máscara** para depositar metais sobre o silício.
- » Alto custo total / baixo custo unitário

– Utilização:


- » Armazenamento de tabelas de funções matemáticas, códigos: uso geral.
- » Programas de dispositivos produzidos em larga escala

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 72

4. Tipos de Memórias a Semicondutor: MROM


o Exemplo: MROM 2x2

– Transistor: conectado = 1, desconectado = 0



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 73

4. Tipos de Memórias a Semicondutor: MROM




Fonte: Digital Systems: Principles and Applications, 11ed. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss

© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 74

4. Tipos de Memórias a Semicondutor: PROM

PROMs -Programmable ROM

- Programação feita pelo usuário e fixa (uma só vez).
- Programador (queimador) específico para cada tipo de PROM.
- Tempo de programação: ~ 2min.



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 75

4. Tipos de Memórias a Semicondutor: PROM


PROMs -Programmable ROM

- Programação:** queimar fusíveis onde deve haver zero
 - » Aplicação de 10 a 30V em um pino especial na pastilha
 - » Correntes/Tensões elevadas no nó (valor e tempo de aplicação depende da PROM)
- Utilização:** produtos de escala menor do que ROM.



© Andrade, Midorikawa, Saraiva, Símplicio e Spina 2.012 <Circ.Seq.: Bloc. Bás.II>PCS 2304 Sistemas Digitais II 76

4. Tipos de Memórias a Semicondutor: PROM



As PROMs utilizam fusíveis que podem ser abertos seletivamente pelo usuário para programar o nível lógico 0 na célula.