

SEL-415 Introdução à Organização dos Computadores

Decodificadores e Interface para dispositivos de saídas: Registradores **Aula 2**

Prof. Dr. Marcelo Andrade da Costa Vieira
Profa. Luiza Maria Romeiro Codá
Profa. Maria Stela Veludo de Paiva

INTRODUÇÃO (Resumo):

Estudo ou análise de um Computador:

- **ORGANIZAÇÃO:** (implementação) : relacionada aos componentes físicos

Exs: tecnologia utilizada na memória, frequência do relógio, sinais de controle.

- **ARQUITETURA:** características de interesse do programador

Exs: Conjunto de instruções, tamanho da palavra, modo de endereçamento das instruções

INTRODUÇÃO(cont):

- **HARDWARE:** parte física do computador → conjunto de componentes eletrônicos que constituem um computador

Exs: circuito integrado, monitor, teclado, mouse.

O hardware sózinho não faz nada → é inerte.

É necessário uma instrução ou comando para realizar uma certa tarefa.

- **SOFTWARE:** parte lógica do computador → conjunto de instruções de diferentes formas e dados processados pelos circuitos eletrônicos do *hardware*.

Ex: programa do computador.

INTRODUÇÃO(cont):

Resumindo: o computador é constituído de diversos componentes (hardware), capaz de realizar uma série de tarefas, de acordo com a seqüência de ordens dadas aos componentes, sendo essas ordens(ou instruções) em conjunto denominadas programa (software)..

- **Como o Computador representa os dados a serem processados e as instruções?**

são representados por valores numéricos(dígitos) os quais são convertidos em valores de tensão ➔ por isso o nome computador digital

- **Qual o sistema de numeração utilizado pelos Computadores?**


sistema decimal é inconveniente para processamento computacional ➔ utiliza-se o sistema binário (0 e 1) (menor consumo de energia)

Portanto, Hardware básico utiliza chaves, relés, válvulas, transistores que funcionam abertos ou fechados.

MODELO DE VON NEUMANN

A arquitetura básica de um computador consiste de 4 partes principais:

- ***CPU (ULA + Controle + Registradores)***
- ***Memória principal***
- ***dispositivo de conexão (barramento de dados)***
- ***dispositivo de entrada/saída.***



Os Princípios de Von Neumann (Revisão aula 1)

O Conceito Von Neumann:

- computador visto como uma Máquina de programa armazenado
- seqüencialmente executado
- CPU comunica-se com **apenas** um dispositivo de cada vez


Implementação do Modelo de Von Neumann

- ✓ **Apenas 1 duto (barramento) faz a comunicação entre CPU e memórias ou dispositivos de I/O**
- ✓ **Esse duto consiste em :**
 - um conjunto de linhas de endereços (geradas pela CPU)
 - um conjunto Linhas de dados (enviadas ou recebidas pela CPU)
 - um conjunto de linhas de controle (geralmente gerados pela CPU)
- ✓ **A CPU (ou microprocessador) deve selecionar apenas 1 dispositivo (memórias ou I/O) de cada vez para se comunicar**

Portanto, necessário que o circuito de hardware implementado para o Sistema microprocessado possibilite que a CPU selecione apenas 1 dispositivo por vez.

Para tal utiliza-se DECODIFICADORES


Circuito para CPU selecionar apenas 1 dispositivo de cada vez



Onde N, M e Z são o número de linhas de endereços, dados e sinais de controle que podem variar de acordo com a escolha do microprocessador

Implementação do Modelo de Von Neumann

Microprocessador




Obs: Os sinais /RD e /WR são Sinais que a CPU envia para fazer leitura ou escrita, respectivamente

Sinais que selecionam apenas 1 dispositivo (memória ou I/O)

DECODIFICADORES (Revisão)

Decodificador N X M:

converte um código binário de **N** bits que lhe é apresentado como entrada, em **M** linhas de saída, sendo que cada linha de saída será ativada por uma, e somente uma, das possíveis combinações dos bits de entrada. ($M = 2^N$)




Existem decodificadores que quando a saída está ativa o valor dela é "1" e outros que apresentam a saída ativa em "0". Nos circuitos de seleção de projetos de microcomputadores utiliza-se decodificadores com saídas ativas em "0" porque nas memórias e grande parte das interfaces, o sinal de seleção é ativo em "0".

DECODIFICADORES

- Cada saída é ativada por um único código binário aplicado nas entradas;
- o índice da saída indica o valor do código binário que ativa essa saída.

Entradas		Saídas			
B	A	Q0	Q1	Q2	Q3
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0



Decodificador 2 para 4



7442 : DECODIFICADOR 4 para 10 com saídas ativas em nível baixo

Tabela para o 7442

TABELA 4-para-10														
	Entradas				Saídas									
Num	D	C	B	A	M0	M1	M2	M3	M4	M5	M6	M7	M8	M9
0	L	L	L	L	L	H	H	H	H	H	H	H	H	H
1	L	L	L	H	H	L	H	H	H	H	H	H	H	H
2	L	L	H	L	H	H	L	H	H	H	H	H	H	H
3	L	L	H	H	H	H	H	L	H	H	H	H	H	H
4	L	H	L	L	H	H	H	H	L	H	H	H	H	H
5	L	H	L	H	H	H	H	H	H	L	H	H	H	H
6	L	H	H	L	H	H	H	H	H	H	L	H	H	H
7	L	H	H	H	H	H	H	H	H	H	H	L	H	H
8	H	L	L	L	H	H	H	H	H	H	H	H	L	H
9	H	L	L	H	H	H	H	H	H	H	H	H	H	L
I	H	L	H	L	H	H	H	H	H	H	H	H	H	H
N	H	L	H	H	H	H	H	H	H	H	H	H	H	H
V	H	H	L	L	H	H	H	H	H	H	H	H	H	H
A	H	H	L	H	H	H	H	H	H	H	H	H	H	H
L	H	H	H	L	H	H	H	H	H	H	H	H	H	H
I.	H	H	H	H	H	H	H	H	H	H	H	H	H	H
H = nível alto = 1														
L = nível baixo = 0														



Obs: A entrada D do decodificador representa o bit mais significativo.

7442 : DECODIFICADOR 4 para 10





Entradas: **D C B A** (**D** é o bit + significativo)
Saídas: **Y0 a Y9** (dez saídas) (ou **M0 a M9**)

7442 : DECODIFICADOR 4 para 10



Entradas: $D='1'$ $C='0'$ $B='0'$ $A='0'$ (D é o bit + significativo) \rightarrow Entrada $= (1000)_b = 8$
Saídas: $Y0$ a $Y9$ (dez saídas) (ou $M0$ a $M9$) $\rightarrow Y8$ ($M8$) $= '0'$ é selecionada as demais são $= '1'$

7442 : DECODIFICADOR 4 para 10



Entradas: D C B A = (1011)_b = 11 em decimal

Saídas: Y0 a Y9 (dez saídas) (ou M0 a M9) nenhuma saída é selecionada, todas serão '1'


74154 : DECODIFICADOR DE 4 para 16

TABELA DE 4-para-16


Entradas						Saídas																
$\overline{G1}$	$\overline{G2}$	D	C	B	A	M0	M1	M2	M3	M4	M5	M6	M7	M8	M9	M10	M11	M12	M13	M14	M15	
L	L	L	L	L	L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	
L	L	L	L	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	
L	L	L	L	H	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	
L	L	L	L	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	
L	L	L	H	L	L	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	
L	L	L	H	L	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	
L	L	L	H	H	L	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	
L	L	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	
L	L	H	L	L	L	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H	
L	L	H	L	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	
L	L	H	L	H	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	
L	L	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	
L	L	H	H	L	L	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H	
L	L	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	
L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	
L	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	
H	L	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	
H	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	
H = nível alto = 1																						
L = nível baixo = 0																						
X = irrelevante																						

$\overline{G1}$ e $\overline{G2}$: entradas para habilitar ou desabilitar o chip

74154 : DECODIFICADOR 4 para 16



74154



D é o bit + significativo das entradas D C B A

EXERCÍCIOS COM DECODIFICADORES:

- Quais saídas do 7442 podem ser usadas como sinal de seleção /CS, sabendo-se que as linhas de endereço devem estar sincronizadas com os sinais /WR e /RD?

Exercício N°1




Figura 1

Exercício N°2




Figura 2

Associando faixas de endereço às saídas do decodificador

Para o decodificador do Exercício N°1(Figura1):

Valor dos bits de seleção (A15 e A14)		A15	A0
Saída Y0	endereço inicial: 0000H →	0000	0000 0000 0000 0000
	endereço final : 3FFFH →	0011	1111 1111 1111 1111
Saída Y1	endereço inicial: 4000H →	0100	0000 0000 0000 0000
	endereço final: 7FFFH: →	0111	1111 1111 1111 1111
Saída Y2	endereço inicial: 8000H →	1000	0000 0000 0000 0000
	endereço final : BFFFH →	1011	1111 1111 1111 1111
Saída Y3	endereço inicial: C000H →	1100	0000 0000 0000 0000
	endereço final : DFFFH →	1111	1111 1111 1111 1111

EXERCÍCIOS COM DECODIFICADORES:

Exercício N°3




Figura 3

Exercício N°4




Figura 4

Exercícios com decodificadores

Exercício N° 5




Figura 5

Exercício N°6




Figura 6

EXERCÍCIOS COM DECODIFICADORES:

- Exercício N°7: a. Qual o valor de A15, A14 e A13 para a saída Y5
b. Qual a saída do decodificador que contém o endereço DFFFH





Figura 7

Exercícios com decodificadores

Exercício N°8



Associando faixas de endereço às saídas do decodificador

Decodificador A2 está na faixa de endereço da saída Y3 (C000 – FFFFH) e o A3 na faixa de endereço da saída Y1

Exemplo para 4 saídas do decodificador A2 da Figura 8:

Valor dos bits de seleção (A15 e A14)		A15	A0
Saída Y0	endereço inicial: C000H →	1100	0000 0000 0000
	endereço final : C3FFH →	1100	0011 1111 1111
Saída Y1	endereço inicial: C400H →	1100	0100 0000 0000
	endereço final: C7FFH: →	1100	0111 1111 1111
Saída Y2	endereço inicial: C800H →	1100	1000 0000 0000
	endereço final : CBFFH →	1100	1011 1111 1111
Saída Y3	endereço inicial: CC00H →	1100	1100 0000 0000
	endereço final : CFFFH →	1100	1111 1111 1111

EXERCÍCIOS PROPOSTOS (continuação):

Exercício N°9:

- Qual é o decodificador mestre?
- Quais os valores de A15, A14 e A13 que selecionam o decodificador 2 ?
- Qual a faixa de endereço que é selecionada pelo decodificador 2 ?
- Quais saídas do decodificador 3 que podem ser selecionadas quando a saída Y3 do decodificador 1 está ativa?
- Qual a faixa de endereços que o decodificador 3 seleciona?
- Para a saída Y6 dos decodificadores 2 e 3, quais são os valores das linhas de endereço para ativar essas saídas?





Figura 9


Implementação do Sistema microprocessado (Modelo de Von Neumann)

Microprocessador



Conectando chaves e leds numa porta lógica

Chaves são usadas para aplicar níveis lógicos (1 ou 0) nas entradas



Leds são usados para visualizar níveis lógicos de saídas


Chave aberta: aplica nível 1 na entrada

Interfaces entre CPU e Dispositivos de I/O

A interface que interliga CPU e dispositivos de saída deve possibilitar que o resultado do dado processado seja mantido no dispositivo de saída tempo suficiente para que o usuário possa visualizá-lo, e apresentar característica elétricas de maneira a fornecer a corrente suficiente para acender LEDs, displays ou qualquer dispositivo para visualização

Registadores (revisão)


REGISTRADORES : constituídos por FFs (Elemento Básico)



J	K	Q
0	0	Q_0
0	1	0
1	0	1
1	1	$\overline{Q_0}$


REGISTRADOR DE 8 BITS: CONTÉM 8 FFs

Flip-Flop Tipo D



D	CLK	Q
0	↑	0
1	↑	1

(a)



(b)


Registrador

- Conjunto de células de memória utilizado para armazenamento de dados
- Armazenamento de informações com mais de 1 bit (tipo mais simples de MEMÓRIA)
- Aplicação em:
 - *Conversores (série/paralelo, paralelo/série...)*
 - *Contadores*
 - *Multiplicadores binários*
 - *Memórias...*
- Podem ser:
 - *Entrada e saída paralelos*
 - *Entrada e saída seriais*
 - *Entrada paralela e saída serial*
 - *Entrada serial e saída paralela*


Registrador

- Registradores estão presentes nos microprocessadores e microcontroladores, para armazenar dados, que serão processados ou enviados (gravados) em memórias ou dispositivos de I/O
- As operações de processamento entre registradores de microprocessadores ou de microcontroladores incluem:
 - *Soma, subtração, multiplicação e divisão entre registradores*
 - *Operação de deslocamento à direita ou à esquerda de um registrador*
 - *Operações lógicas tipo AND, NAND, OR, NOR, XOR e complemento*
 - *Comparação entre registradores*

Registrador E/S Paralelos




(a)





(b)

Registrador E/S Serial

Registrador de
deslocamento de 64 bits
4731B




Registrador de Deslocamento (Serial)




Seqüência de entrada	Q ₀	Q ₁	Q ₂	Q ₃	Bordas do CK
1 1 0 1 →	0	0	0	0	
	1	0	0	0	1
	1	1	0	0	2
	0	1	1	0	3
	1	0	1	1	4
		1	0	0	5
			1	1	6
				1	7

Saída serial

Registrador Conversor Serial/Paralelo



Transferência serial de dados de um reg. X para outro reg. Y




(a)

X ₂	X ₁	X ₀	Y ₂	Y ₁	Y ₀	
1	0	1	0	0	0	← Antes dos pulsos serem aplicados
0	1	0	1	0	0	← Após o primeiro pulso
0	0	1	0	1	0	← Após o segundo pulso
0	0	0	1	0	1	← Após o terceiro pulso

(b)

Transferência paralela de dados de um reg. X para outro reg. Y

Nota: Após a borda de subida do pulso transfer, o registrador Y e o registrador X terão os mesmos dados.




FF tipo D como Porta Paralela de Saída

■ Acionando LEDs

.Na figura, considere os FF como sendo tipo D, sensível a nível.

. D1 e D0 são sinais digitais



Para FF1 ou FF2 é válida a tabela::

CLK	D	Q
0	x	Q _o
1	0	0
1	1	1


x: irrelevante

Q_o : estado anterior

FF tipo D como Porta Paralela de Saída

■ Acionando LEDs (cont) - Questões


1. Para os sinais /CS e D1 dados a seguir, desenhe a forma de onda da saída Q do FF1; determine quando os leds conduzem. (ver figura anterior)



2. Determine o valor de R, considerando que os FF tem as mesmas características elétricas das portas 7400

3. Em projetos de microcomputadores, circuitos contendo **FF tipo D**, denominados **Portas Paralelas de Saída**, são usados para **interfacear dispositivos de saída** tais como leds e diplays de 7 segmentos. Com base na questão 1, justifique o uso desse tipo de interface.

Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída de Saída




Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída

Na figura do slide anterior:

- O microprocessador gera um endereço que seleciona uma das interfaces (FFs)
- O microprocessador gera o sinal de gravação /WR
- O microprocessador coloca no duto de dados um dado destinado à interface que foi previamente endereçada.
- Ambas interfaces recebem em suas entradas o dado, mas somente aquela que foi selecionada pelo endereço gerado é que passará o dado para os leds em suas saídas.
- **Cada FF** é controlado, através da entrada **clk**, pelo sinal /WR e por um sinal de seleção (diferente para cada FF). Os sinais de seleção são gerados pelo circuito decodificador 74154, e o sinal /WR é gerado pelo microprocessador.
- Nos FFs os dados passam das entradas D_i para suas respectivas saídas Q_i somente quando a entrada **clk** receber nível lógico “1”, ou seja, quando o sinal de seleção /CS e o sinal /WR estiverem ambos em “0” .
- Os FFs tem as suas saídas interligadas a LEDs, e cada FF atua como uma interface para LED, mantendo as suas saídas estáveis num de terminado valor, enquanto a entrada **clk** permanecer em “0”.

Exemplo de Aplicação: FF tipo D como Porta Paralela de Saída

■ Detalhamento do Circuito decodificador



Exemplo de Aplicação

Determine a faixa de endereço que seleciona cada interface

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0		
0	0	1	1	X	X	X	X	X	X	X	X	X	X	X	X	X	- LD2
0	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	- LD1

Obs: X representa irrelevante.

Exemplo de Aplicação

Determine a faixa de endereço que seleciona cada interface

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
0	0	1	1	X	X	X	X	X	X	X	X	X	X	X	X	X - LD2
0	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X - LD1

Obs: X representa irrelevante.

Resposta:

Em Hexadecimal:

LD2: 3000H a 3FFFH

LD1: 4000H a 4FFFH

FIM