Universidade de São Paulo
Instituto de Ciências Matemáticas e de Computação
Departamento de Sistemas de Computação

SSC611 – Arquitetura de Computadores
Lista de Exercícios sobre Arquiteturas Paralelas

1. Qual a diferença entre as arquiteturas Pipeline, Pipeline Superescalar e HyperThreading?
2. Em que se baseia a classificação de arquiteturas paralelas proposta por Flynn? Você considera essa classificação abrangente o suficiente para englobar as novas arquiteturas paralelas?
3. Descreva cada uma das classes da classificação de Flynn.
4. Qual a diferença entre um processador vetorial e um processador sequencial (SISD)?
5. Como funciona o pipeline vetorial?
6. Qual a diferença entre as arquiteturas SMP (UMA), NUMA, COMA e CC-NUMA?
7. Discuta duas maneiras de se estabelecer a rede de interconexão em arquiteturas SMP.
8. Por que em máquinas multiprocessadas a utilização de memória cache pode causar incoerências. Dê um exemplo em que pode ocorrer incoerência.
9. Qual a diferença entre as políticas *write-invalidate* e *write-update*?
10. Qual a diferença entre os protocolos para controle das cópias dos dados nas cache *Snoopy Cache Protocol* e *Directory Protocol*?
11. Explique a máquina de estado finito definida para o protocolo MSI.
12. Qual a diferença entre os protocolos MSI e MESI? Dê um exemplo com uma sequência de acessos à memória por diferentes processadores que enfatiza a diferença entre os dois protocolos.
13. Dada a tabela abaixo, defina a seqüencia de instruções, explicitando as transições na máquina de estado finito do protocolo MESI em cada processador. Considere que os processadores utilizam as políticas *write-invalidate* e *write-back*, o tamanho de um bloco de uma word (4 bytes) e que os blocos não estão inicialmente na memória cache (o início da máquina de estado para qualquer bloco que não está na cache é *invalid*).

Etapa	Processador	Atividade da memória	Endereço de memória
1	P1	Escrita	100
2	P2	Leitura	100
3	P3	Escrita	108
4	P2	Escrita	108
5	P1	Escrita	108
6	P1	Leitura	104
7	P3	Escrita	100
8	P3	Leitura	104

14. Um *snapshot* do estado de duas memórias cache associadas a 2 núcleos diferentes (P0 e P1), em um sistema de memória compartilhada, é mostrado a seguir. Nesse sistema, a coerência da cache é mantida utilizando o protocolo MSI com o protocolo *snooping*. As caches são mapeadas diretamente.

P0:

	Tag	Palavra 0	Palavra 1	Palavra 2	Palavra 3	Estado da coerência
Bloco 0	1000	10	20	30	40	M
Bloco 1	4000	500	600	700	800	S
...						
Bloco N	3000	2	4	6	8	S

P1

	Tag	Palavra 0	Palavra 1	Palavra 2	Palavra 3	Estado da coerência
Bloco 0	1000	10	10	10	10	I
Bloco 1	8000	500	600	700	800	S
...						
Bloco N	3000	2	4	6	8	S

(a) Se P0 precisa escrever no Bloco 0, o que acontece com o seu estado de coerência?

(b) Se P1 escreve no Bloco 1, o Bloco 1 em P1 é invalidado? Por que sim ou por que não?

(c) Se P1 traz um Bloco M para leitura, e nenhuma outra cache possui esse bloco, qual o estado de coerência que esse bloco terá? E se fosse utilizando o protocolo MESI?

15. Imagine que você tem uma máquina com memória compartilhada e outra com memória distribuída. Em qual delas você usaria uma topologia de rede estática e em qual usaria uma topologia de rede dinâmica? Justifique.
16. Como é feita a comunicação entre processos em máquinas paralelas com memória distribuída? E com memória compartilhada?
17. Faça uma comparação entre as arquiteturas MPP e Cluster. Dê o exemplo de uma aplicação que pode obter um melhor desempenho sendo executada em uma MPP e outra que pode obter um melhor desempenho sendo executada num Cluster.