RESOLUÇÃO DA LISTA DE EXERCÍCIOS sobre memórias

Problema 1:

Dada a célula de memória da figura ao lado, responda:

a) Descreva a operação de leitura e escrita. Onde o valor da memória é armazenada?
b) Trata-se de memória estática ou dinâmica. O que na operação desta memória define este tipo de lógica?
c) Esboce a carta de tempos das operações acima.



a) Há uma linha de escrita WS com a sua linha de dados WB; há uma outra de leitura /RS com a sua linha de dados RB.

Importante observar que o transistor p M3 está sempre em condução (com carga ativa) pois a sua entrada está fixada em '0'. Pode-se observar que na escrita, há a ativação de WS, com condução de M1 e o valor em WB é passado para X (capacitância Cc). Após a escrita ,WS é desativado.

Na leitura, /RS é ativado em '0' (ligado diretamente à terra), pois um caminho para a terra precisa ser criado via M2. O valor de RB depende, obviamente, de X:

- para X='0', M2 não conduz e RB = '1', pois M3 está conduzindo.
- para X='1', M2 conduz e forma-se um divisor resistivo entre M3 e M2 (ambos conduzem); deve-se um dimensionamento tal que a resistência de M2 << resistência de M3, para que a saída seja '0'.

b) É dinâmica, pois quando WS é desativada (M1 entra em corte), X armazena o valor escrito anteriormente em capacitor, não havendo no nó X nenhum caminho de baixa resistividade para a alimentação (VDD ou terra).

c) com a explicação de a), fica para os alunos montarem uma carta de tempo ilustrando as fases de e escrita e leitura (de '0's e '1's).

Problema 2:

Dada uma memória dual-port, complete a carta de tempos abaixo com os valores em q_a e q_b. Assuma que inicialmente a memória foi escrita com "0" em todos os endereços.

Assumindo que todas ações ocorrem na subida do clock:


clock
addr_a
18
28
38
8
data_a
20
wren_a
q_a
0
20
0
20
0
0
0
50
addr_b
8
8
28
28
38
28
38
8
data_b
50
30
40
30
wren_b
q_b
0
50
50
0
20
0
20
X