

Departamento de Engenharia Elétrica e de Computação
SEL 323 – Lab. de Sistemas Digitais II
Profa. Luiza Maria Romeiro Codá

PRÁTICA Nº10

Descrição de Flip-Flops

1. FF tipo T sensível à borda do sinal de clock:

Gerar o código, compilar e simular quatro *flip-flops* tipo T sensíveis à borda de subida do *clock*, como mostrado na Figura 1. Utilize o atributo **EVENT** para verificar a transição do sinal de *clock*. Para verificar se houve uma transição positiva do sinal *clk*, a condição verificada é: **clk'EVENT AND clk = '1'**. Usar a biblioteca IEEE pacote STD_LOGIC_1164 e tipo **STD_LOGIC**.

Observação: como o *flip-flop* é um circuito sequencial ele só pode ser gerado dentro de um processo.


SAÍDA Q1: *Flip-flop* tipo T disparado na borda de subida do *clock* (*clk*). Usar a estrutura condicional **IF-THEN-ELSE-END IF** e **WAIT UNTIL**.

SAÍDA Q2: *Flip-flop* tipo T disparado na borda de subida do *clock* (*clk*) com *RESET* síncrono. Quando um Reset é ativado a saída Q = '0'. , Usar a estrutura condicional **IF-ELSIF-ELSE**.

SAÍDA Q3: *Flip-flop* tipo T disparado na borda de subida do *clock* (*clk*) com *RESET* assíncrono e. Usar a estrutura condicional **IF-ELSIF-ELSE**.

SAÍDA Q4: *Flip-flop* tipo T disparado na borda de subida do *clock* (*clk*) com *ENABLE* (síncrono) e *RESET* assíncronos. Usar a estrutura condicional **IF-ELSIF-ELSE**.

Observação: quando o comando UNTIL é usado, não se utiliza lista de sensibilidade no comando PROCESS.






Figura 1 - configurações dos 4 FFs tipo T sensíveis à borda de subida do *clock*.